半导体装置及其制造方法制造方法及图纸

不会增加电阻和降低抗ＥＭ能力及引起Ａｌ凝结的在高宽比高的连接孔内形成Ａｌ镶嵌布线的技术。通过形成覆盖连接孔及布线沟（凹部）的内表面的Ｎｂ衬膜６，利用溅射在Ｎｂ衬膜６上形成不填充凹部内部的第一Ａｌ膜７，使其表面吸附氧气８，边加热Ｓｉ衬底１边在包含凹部的区域上形成第二Ａｌ膜而以第一及第二Ａｌ膜７填充凹部内部，最后利用ＣＭＰ去除凹部外部剩余的第一及第二Ａｌ膜７。（*该技术在2020年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及具有在凹部(连接孔，布线沟，连接孔及与其相连接的布线沟)内填充导电膜的布线结构的。现有技术迄今在半导体装置中采用Al布线，最近多采用以Al为主要成分的Al合金构成的Al布线。作为多层布线，使用的是在Al膜上形成TiN薄膜等的阻挡层金属膜来抑制和下层布线发生的反应以及形成反射防止膜来抑制在平板印刻工序中的光的漫反射之后，对该叠层膜利用RIE(反应离子刻蚀)进行加工而形成的叠层结构的Al布线(以下称为Al-RIE布线)。但是，Al-RIE布线，由于存在阻挡层金属膜及反射防止膜，使Al-RIE布线的实际截面面积减小，因而有布线电阻增大的问题存在。另外，由于在RIE加工之际在布线侧壁上有RIE反应产物堆积，也会使实际的Al截面面积减小而使布线电阻增大。迄今，作为连接上下RIE-Al布线的栓电极的形成技术是采用台阶覆盖性优异的W-CVD(钨化学汽相淀积)技术。但是，却存在W栓电极电阻高的问题及抗EM(电迁移)能力不良的问题。EM是在电流流过Al布线之际，电子冲击Al原子造成Al原子移动的现象。与Al比较W是不容易引起EM的材料。因此，如以W栓电极连接上下Al布线，W栓电极就本文档来自技高网...

【技术保护点】
一种半导体装置，其特征在于包括： 在半导体衬底的一个主表面上形成的具有凹部的层间绝缘膜， 在上述凹部内部形成的衬膜， 在上述凹部的内部通过上述衬膜填充的布线层，以及 包含在上述布线层内部的抑制上述布线层的构成导电膜的凝结的凝结抑制材料。

【技术特征摘要】
JP 1999-3-23 078145/19991.一种半导体装置，其特征在于包括在半导体衬底的一个主表面上形成的具有凹部的层间绝缘膜，在上述凹部内部形成的衬膜，在上述凹部的内部通过上述衬膜填充的布线层，以及包含在上述布线层内部的抑制上述布线层的构成导电膜的凝结的凝结抑制材料。2.一种半导体装置，其特征在于包括在半导体衬底的一个主表面上形成的具有凹部的层间绝缘膜，在上述凹部内部形成的衬膜，在上述凹部的内部通过上述衬膜填充的布线层，包含在上述布线层内部的抑制上述布线层的构成导电膜的凝结的凝结抑制材料，以及在上述衬膜和上述布线层的界面，上述层间绝缘膜和上述布线层的界面任何一个上形成的衬膜和布线层的反应层。3.如权利要求1或2所述的半导体装置，其特征在于上述衬膜是由Nb，Ti，NbN或TiN构成的单层膜或叠层膜。4.如权利要求1或2所述的半导体装置，其特征在于上述布线层的构成导电膜是由Al或Cu，或以Al或Cu为主要成分的Al合金或Cu合金组成。5.如权利要求1或2所述的半导体装置，其特征在于上述凝结抑制材料至少包含氧原子。6.如权利要求1或2所述的半导体装置，其特征在于上述凹部是布线沟，连接孔，以及连接孔和与其连接的布线沟中的至少一个。7.一种半导体装置的制造...

【专利技术属性】
技术研发人员：及川靖，和田纯一，坚田富夫，
申请(专利权)人：株式会社东芝，
类型：发明
国别省市：JP[日本]