安全的集成电路装置和这种装置的制造方法制造方法及图纸

本发明专利技术涉及一种安全的集成电路装置，该装置首先包括一个活性层（１０），其由一种半导体材料和集成在所述半导体材料中的电路制成，并在其活性表面（１１）上有触点接片（１５）；其次包括一个附加层（２０）；所述装置的特征在于，该活性层（１０）通过加在该活性层（１０）的活性表面（１１）上的一个中间层（３０），与该附加层（２０）连接在一起；并且，与该活性层（１０）的活性表面（１１）相对的活性层（１０）的表面（１２）被弄薄。本发明专利技术可应用于，例如，具有集成电路的便携式物体，和一种存储器卡的信息安排格式的领域。（*该技术在2018年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种安全的集成电路装置，该装置首先包括由一种半导体材料制成、和集成在所述半导体材料中的电路，并在其活性表面上具有触点接片的一个活性层；其次包括一个附加层。本专利技术还涉及制造这种装置的一种方法。一般来说，本专利技术可应用于集成电路领域；更具体地，但不是限制性地说，可应用于具有集成电路的便携式物品，和一张存储器卡或多张存储器卡的形式的领域。目前制造的存储器卡，通常包括一个由塑料制成，并带有一个可放入一个电子组件的腔的卡片体。该电子组件包括一个集成电路，和一个所述集成电路的支承。当该卡利用触点工作时，该集成电路与该电子组件的支承中，与该卡片体的表面齐平的区域连接；而当该卡不用触点工作时，则该集成电路与一个无线的终端连接。这种存储器卡设计用于进行各种不同的操作；例如与获得编成密码的电视频道有关的付费操作；与健康服务领域有关的操作；在公共交通车辆、电话业务或银行业务中的借方操作等。这种操作是利用该存储器卡的电子组件和读出装置之间的电气耦合或电磁耦合，以读的模式或读/写模式进行的。为了避免，或至少是限制舞弊和/或破坏公民的自由的行为，已经开发了许多不同的装置。具体地说，这些装置包括密码、加密或授权钥匙，或转换表格。在具有微型控制器的卡中，这种装置，以及芯片中所包含的秘密信息，基本上是包含在用电气方法可擦除可编程只读存储器(EEPROM)，和只读存储器(ROM)中；而这些存储器是由中央处理单元(CPU)管理的。有时，可以通过实际分析芯片所包含的集成电路，来进入芯片所包含的秘密信息中。这就是为什么要开发各种不同的方法，来保证集成电路安全的原因。某些这种方法，是利用聚合物层和金属层，覆盖该集成电路的表面，特别是，覆盖所述集成电路的存储器平面的表面。这些聚合物和金属层的象迷宫一样和纠缠在一起的性质，使得难以辨认该集成电路的设计。不幸的是，利用这些方法得到的安全程度并不是绝对的，因为有时，可以通过依次地和有选择地，对各种不同的聚合物和金属层进行化学腐蚀，仍有可能进入该集成电路，和该集成电路包含的信息中。另一些方法是将第二个“从属的”集成电路，放在一个要保护的“主要的”集成电路上面；并将所述二个集成电路互相连接起来。这样，如果将这二个集成电路分开，则(例如)保密数据就不可逆地丢失。这种装置，如同在所公布的2727227号法国专利中所述的那样，只是在所述装置总是接通的应用场合下是有效的。考虑到上述各点，本专利技术要解决的技术问题是以较低的成本和更有效的方式，不需要使该装置连续通电，而能限制实际进入一个集成电路装置的集成电路中的可能性。为了解决这个问题，本专利技术提供了一种安全的集成电路装置，该装置首先包括一个活性层，它由一种半导体材料和集成在所述半导体材料中的电路制成，并在其活性表面上有触点接片；其次包括一个附加层；所述装置的特征在于，该活性层通过加在该活性层的活性表面上的一个中间层，与该附加层连接在一起；另外，将与该活性层的活性表面相对的活性层的表面弄薄。本专利技术还提供了一种安全的集成电路装置的制造方法，该装置首先包括一个活性层，其由一种半导体材料和集成在所述半导体材料中的电路制成，并在其活性表面上有触点接片；其次包括一个附加层；所述方法的特征在于，该活性层，通过加在该活性层的活性表面上的一个中间层，与该附加层粘接在一起；并且，将与该活性层的活性表面相对的该活性层的表面弄薄了。通过利用物理处理方法，使该活性层的活性表面恢复，就可以得到一个安全的集成电路装置。另外，由该活性层和该附加层组成的组件的厚度，即该安全的集成电路装置的厚度，大约与通常的、不安全的集成电路装置的厚度相同。通过结合附图给出的下述非限制性的说明，可以实际上更好地理解本专利技术的实现方式。其中附图说明图1为本专利技术的装置的横截面图；图2为带有多个本专利技术的装置的一个集成电路晶片的透视图3A～3F为制造本专利技术的安全的集成电路装置的一个附加层的不同工序的横截面图；图4A～4C为制造本专利技术的安全的集成电路装置的一个活性层的不同工序的横截面图；和图5A～5D为利用图3A～3F和图4A～4C所示的工序制成的附加层和活性层，来得到本专利技术的安全的集成电路装置的不同工序的横截图。如图1所示，本专利技术的安全的集成电路装置由二个主要的层构成，即一个被弄薄的活性层10和一个附加层20。所述二个层10，20由一个中间层、30粘接在一起。该被弄薄的活性层10有一个活性表面11，和与该活性表面ll相对的表面12。该附加层20有一个顶面21和一个底面22。该二个层10和20，由一个中间层30粘接在一起。在图1所示的结构中，该被弄薄的活性层10放在该附加层20的下面；该活性层10的活性表面11，和该附加层20的底面22，分别与该中间层30的底面31和中间层30的顶面32接触。叠放在一起的三个层10、20和30组成的组件的厚度，最好大约与硅晶片制造厂家销售的、通常的、不安全的集成电路装置的厚度相同，即大约为150微米。这个组件可以毫无困难地集成在用于制造存储器卡的电子组件中。这个上述三个层组成的组件还可以利用已知的Mosa c(注册商标)式的方法，“照原样”集成在上述卡片体中。该被弄薄的活性层10的厚度，在5～50微米范围内(例如，大约10微米)；即该厚度比上述带有集成电路的、通常的装置的活性层的厚度小得多。该活性层10由各种不同的、叠放在一起的子层(最好为一个子层13和一个活性子层14)构成。厚度在0.1～3微米(例如，大约为0.4微米)范围内的该子层13，由绝缘材料，特别是二氧化硅(SiO2)制成。该子层13的一个功能，是限制在构成集成电路的凹陷部分(sink)处漏电。然而，该子层13也可以用其他某种材料制造。例如，该子层13可由具有一定厚度的硅基片制成；在使该子层变薄的过程中，该子层13被加上电位与该活性子层14的电位不同的偏压。该子层13至少有一个物理一化学特性，与该活性子层14不同。放置在该子层13上面的活性子层14的厚度，在5～50微米范围内(例如，大约10微米)。该活性子层14为一个电子线路集成在其中的外延生长的子层。因此，通常将这个活性子层14作成具有多个交错的厚度，并将该活性子层14的表面再细分成各种不同的区域，具体地说，分成储存需要保护的秘密信息的ROM和EEPROM区域。金属制的输入/输出触点接片15，与该活性子层14的表面齐平，或从该表面突起出来。中间层30由化学上惰性很大，和特别是对通常的溶剂非常不敏感的一种绝缘材料制成。具体地说，该中间层30可以是一层聚酰亚胺。该中间层30带有多个位于该触点接片15上面的开口33。该附加层20的厚度，根据该层是否被弄薄，处在80～600微米范围内。该附加层20由强度高，刚性大和不透明，并且具有可被腐蚀或被加工的性质的材料(最好为半导体)制成。这个半导体材料最好与构成上述活性层10的活性子层14的半导体材料相同，即该半导体材料为硅，特别是单晶硅。结果，不可能根据其物理化学反应能力来区别该活性层10和附加层20。应当注意，由于该被弄薄的活性层10的厚度小，因此很关键的一点是，要使该附加层20的材料的物理性质，与该被弄薄的活性层10的材料的物理性质相同或非常相似。否则，该活性层10和中间层30的各种不同的物理反应，可能会妨碍本专利技术本文档来自技高网...

【技术保护点】
一种安全的集成电路装置，该装置首先包括一个活性层（１０），其由一种半导体材料和集成在所述半导体材料中的电路制成，并在其活性表面（１１）上有触点接片（１５）；其次包括一个附加层（２０）；所述装置的特征在于，该活性层（１０）通过加在该活性层（１０）的活性表面（１１）上的一个中间层（３０），与该附加层（２０）连接在一起；并且，与该活性层（１０）的活性表面（１１）相对的活性层（１０）的表面（１２）被弄薄。

【技术特征摘要】
FR 1997-8-28 97/107641.一种安全的集成电路装置，该装置首先包括一个活性层(10)，其由一种半导体材料和集成在所述半导体材料中的电路制成，并在其活性表面(11)上有触点接片(15)；其次包括一个附加层(20)；所述装置的特征在于，该活性层(10)通过加在该活性层(10)的活性表面(11)上的一个中间层(30)，与该附加层(20)连接在一起；并且，与该活性层(10)的活性表面(11)相对的活性层(10)的表面(12)被弄薄。2.如权利要求1所述的装置，其特征为，该被弄薄的活性层(10)的厚度，在5～50微米范围内。3.如权利要求1或2所述的装置，其特征为，该附加层(20)由一种半导体材料制成。4.如权利要求3所述的装置，其特征为，该半导体材料为硅。5.如上述权利要求中任何一项所述的装置，其特征为，该附加层(20)带有通孔(23)；或任何其他可以与该触点接片(...

【专利技术属性】
技术研发人员：比阿特丽斯邦瓦洛特，罗伯特莱迪尔，
申请(专利权)人：施蓝姆伯格系统公司，
类型：发明
国别省市：FR[法国]