具有能量吸收结构的集成电路制造技术

一种集成电路，其构件体包括基片、电路元件、互连元件、钝化层和可延展材料的边缘段，其中该构件体的基面主要由该基片构成，该构件体的覆盖面主要由该钝化层和边缘段构成，该构件体的侧壁由该基片和边缘段构成。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一集成电路，其包括基片、电路元件、该电路元件之间的互连元件、钝化涂层和能量吸收结构。为了保护集成电路不受腐蚀和机械破坏，在用于互连元件的金属化的最上层形成图案之后设置钝化涂层，该钝化涂层只在设置引线(焊线)的位置(焊点)处被断开。层间的机械应力、不足的层附着力和在封装集成电路时来自壳的压塑材料的应力可能在脆的钝化涂层和金属化的最上层中导致裂纹。为了克服上述缺点，US5,880,528提出了一种具有一个能量吸收结构的集成电路。该集成电路包括一个硅基片和在该基片上的介电层(钝化层)。该集成电路还包括一个在该介电层上的最终金属化层。该介电层和该最终金属化层形成一个主动区域。该集成电路还包括一个由该最终金属化层形成的第一护圈。该集成电路还包括一个第二护圈，该第二护圈由该最终金属化层形成并包围该第一护圈。然而，如US5,880,528公开的最终金属化层的能量吸收结构不能排除剪切力作用于钝化层的开口横向边缘上的情况，其将导致集成电路的过早失效。因此，本专利技术的目的是提供一种具有改进的能量吸收结构的集成电路。按照本专利技术，该目的通过一种集成电路实现，其构件体包括基片、电路元件、互连元件、钝化层和可延展材料的边缘段，其中该构件体的基面主要由该基片构成，该构件体的覆盖面主要由该钝化层和边缘段构成，该构件体的侧壁由该基片和边缘段构成。电路元件中的和钝化涂层中的绝缘层的脆性导致构件体在没有能量吸收结构时对裂纹传播的阻力处于低水平。介电材料的边缘段是能量吸收式的，并能够通过塑性变形减小任何应力增加。通过在电路元件中横向覆盖绝缘层和在边缘上及在带有所述可延展边缘段的侧壁上覆盖钝化层，排除了由绝缘层的裂纹传播和脆性破裂导致的集成电路的损坏。该可延展材料可从包括可延展金属、可延展粘结剂和可延展聚合体的组中选择。优选的是，该可延展材料具有KIc≥25Mpa √m的断裂韧度。按照本专利技术的一个实施例，该可延展材料优选从包括可延展金属铝、钛、金、银、镍和它们的合金的组中选择。如果这些金属受到压力作用，它们便塑性变形并吸收横向剪切力。按照本专利技术的一个实施例，该边缘段包括一个金属层。如果该边缘段包括两个金属层，则与现有技术相关的本专利技术实现了特别有利的效果。这两个金属层可以以它们的内边缘啮合电路元件的各层及钝化涂层。这样，便以特别有效地方式吸收了力。按照另一个优选实施例，该边缘段包括两个金属层和一个粘结层。该实施例特别适用于使用SOI工艺加工的集成电路。本专利技术的这些和其它方面将结合下文所述的实施例进行说明，并由此变得清楚。附图所示为附图说明图1是一个具有由两个金属层构成的边缘段的平面工艺集成电路的横截面简图。图2是一个具有由两个金属层构成的边缘段和一个粘结层的SOI工艺集成电路的横截面简图。按照本专利技术的集成电路包括一个半导体基片7、在二氧化硅层3中的电路元件6、8、这些电路元件之间的互连元件2、一个钝化涂层1和一个可延展材料的能量吸收边缘段4、5。这样的集成电路可被具体为例如一个记忆电路、一个数字电路或一个模拟电路。该半导体基片可从数种可能的基片，例如半导体级单晶硅、半导体级多晶硅、半导体级非晶硅、硅化玻璃、硅化蓝宝石或硅化石英中选择。图1中所示的半导体基片7是一个传统的硅基片，图2中所示的半导体基片10是一个玻璃SOI基片，电路元件通过粘结层9粘结到该基片上。该集成电路的电路元件可以包括所有合适的主动构件和被动构件，例如二极管、肖特基二极管、CMOS晶体管、双极晶体管、薄膜晶体管、电容器、电阻器、线圈、微构件和毫微构件，例如IR和UV传感器、气体传感器、光电子构件和相关的互连元件。该金属互连元件使集成电路的被涂敷区域彼此电连通并将集成电路的单独构件相互连接起来。所述金属互连元件将引线一直引导到集成电路的边缘，在那里它们被加宽，以形成焊接区(焊点)。通常而言，互连元件布置在集成电路的一面或两面上的一个或多个金属化层中。该钝化层作为防止机械破坏的保护层，作为防止互连元件的金属化不受腐蚀的保护层、作为扩散式叠层和作为用于吸收杂质的吸收层，以及防α辐射的屏蔽层。该钝化层所要达到的质量要求与上述专利申请相一致。主要使用氧化硅和氮化硅层。聚合体被部分用作为附加的保护层。由于高的内部应力和裂纹形成和分层的相关危险，厚度根据所使用的材料而受到限制，大约为1μm。该钝化层通常由两层各具有0.5-1μm的厚度的氧等离子层和氮等离子层组成。一个附加的聚酰亚胺层被证明是非常有效的。它作为应力缓冲器并在壳的压塑材料和构件体的覆盖面之间提供良好的粘结。该钝化层包括一个接触窗口，集成电路的触点(焊点)穿过该窗口被导向引线。电路元件、互连元件和钝化层以这样的方式布置在基片上，从而基片的边沿区保持没有电路元件、互连元件和钝化涂层。在它们边缘的一侧，电路元件、互连元件和钝化层由可延展材料的边缘段所围绕。该集成电路(芯片)的构件体通常是一个立方体。它由一个基面、一个覆盖面和数个侧表面限定。该构件体的基面主要由该基片构成，该构件体的覆盖面主要由该钝化层和边缘段构成，该构件体的侧壁由该基片和可延展边缘段构成。因此，侧表面和覆盖层之间的边缘也由可延展边缘段构成。该构件体的边缘段可包括一个薄片结构。所述薄片结构优包括两个层。如图1和图2所示，这些面对集成电路的主动部分的端部优选啮入电路元件和互连元件的薄片结构中。该边缘段也可包括一层可延展粘结剂，特别是该集成电路通过使用SOI工艺加工时。该可延展材料可从包括可延展金属、可延展粘结剂和可延展聚合体的组中选择。优选的是，该介电材料具有KIc≥25Mpa √m的断裂韧度。该断裂韧度是破裂敏感材料对导致整体破裂的裂纹的度量。该可延展材料优选从包括可延展金属铝、钛、金、银、镍和它们的合金的组中选择。如果这些金属受到压力作用，它们便塑性变形并吸收横向剪切力。下面将说明加工按本专利技术第一实施例的集成电路的方法。首先，该集成电路被构成为象一个构件，其集成有电路元件，例如二极管、晶体管、电阻器、以及这些集成的电路元件之间的连接件都以本领域技术人员已知的方式布置在一个共同的基片中或上，共同形成该构件。为了加工这些电路元件，在属于限定的导电类型的并包括一个精确的导电区域的单晶体的表面上或在该表面附近执行数道工序。这些电路元件有选择地结合数个氧化步骤、影印石版工序、选择蚀刻和中间涂敷步骤，例如弥散或离子注入而结合使用例如平面工艺或SOI工艺。SOI工艺集成电路通过一个粘结层以本领域技术人员已知的方式粘结到一个绝缘基片上。该基片的边缘区域不被覆盖或被再次制成为裸露的，该区域将在后面的阶段中由边缘段覆盖。对于由金属、金属硅化物制成的互连元件或大量掺杂多晶硅的互连元件而言，它们使一个集成电路的电路元件彼此相连并与位于电路边缘的接触区域相连，电路上的整个表面首先覆盖以金属、金属硅化物或大量掺杂多晶硅，然后，进行图案成形，即通过湿化学法或干蚀刻法去除层的多余部分。优选的是，用于边缘段的第一金属层与最上面的金属化层一起形成。按本专利技术的又一个实施例，两个或多个用于边缘段的金属层和用于该集成电路的互连元件被共同形成在数个导体层中。基片最外面的边缘区域保持不金属化并形成钜齿状轨迹。在对互连元件进行金属化处理之后，该集成电路便完成了，并可以投入使用。然而本文档来自技高网...

【技术保护点】
一种集成电路，其构件体包括基片、电路元件、互连元件、钝化层和可延展材料的边缘段，其中该构件体的基面主要由该基片构成，该构件体的覆盖面主要由该钝化层和边缘段构成，该构件体的侧壁由该基片和边缘段构成。

【技术特征摘要】
DE 2001-6-1 10126955.21.一种集成电路，其构件体包括基片、电路元件、互连元件、钝化层和可延展材料的边缘段，其中该构件体的基面主要由该基片构成，该构件体的覆盖面主要由该钝化层和边缘段构成，该构件体的侧壁由该基片和边缘段构成。2.按权利要求1所述的集成电路，其特征在于，该可延展材料可从包括可延展金属、可延展粘结剂和可延展聚合体的组中选择。3.按权利要...

【专利技术属性】
技术研发人员：W施尼特，JH福克，
申请(专利权)人：皇家菲利浦电子有限公司，
类型：发明
国别省市：NL[荷兰]