具有表面覆盖层的半导体芯片制造技术

半导体芯片具有在至少一个半导体衬底层上实现的，安排在至少一个组中的电路和具有至少一个导电的，安排在至少一个这样的电路组上面的和与至少电路（１，２）中的一个电路是电学连接的保护层（ＳＬ），在其中衬底至少有一个保护敏感器（ＳＳ）和这个／这些保护敏感器（ＳＳ）用其检测接头与导电的保护层（ＳＬ）或者与至少导电的保护层中的一个相连接，和这个／这些保护敏感器的输出端接头与至少电路（２）中的一个电路这样连接，使得如果将一个定义的，非易失的电平加在这个／这些保护敏感器的输出端，则一种按照确定的电路功能是不可能的。（*该技术在2019年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】具有表面覆盖层的半导体芯片本专利技术涉及一种半导体芯片，具有在至少一个半导体衬底层上实现的，安排在至少一个组中的电路和具有至少一个导电的，安排在至少一个这样的电路组上面的和与至少电路中的一个电路是电学连接的保护层。这样的半导体芯片在EP 0378306A2中是已知的。在那里的半导体芯片将第一个电路组安排在受保护区中和将第二个电路组安排在不受保护区中。在已知的半导体芯片上对第一区的保护是通过导电层进行的，将导电层安排在第一个电路组的布线平面上。这个导电层是与电路组电学连接的，在其中这个电路组只在完整无缺的层上才有按照规定的功能。在这里第一个电路组包括微处理器以及所属的外部设备电路如存储器和转换逻辑电路。特别是在存储器中可以存放保密信息。还可以想象，微处理器有一个特殊结构，这个特殊结构特别好地适合于安全性的重要功能。通过其无伤残性始终被检查的导电层，可防止当电路运行时借助例如扫描电子显微镜进行探查。当然始终有可能，除去保护层和制造一个替用导线，这些导线不位于安全性敏感区的上面。用这种方法仍然可以在运行中检查电路，即使只有在当时非常昂贵的条件下。在EP 0169941A1中也给出了一种具有本文档来自技高网...

【技术保护点】
半导体芯片具有在至少一个半导体衬底层上实现的，安排在至少一个组中的电路和具有至少一个导电的，安排在至少一个这样的电路组上面的和与至少电路（１，２）中的一个电路是电学连接的保护层（ＳＬ）， 其特征为， 衬底至少有一个保护敏感器（ＳＳ），将保护敏感器构成为可以非易失地存储一种状态， 和保护敏感器（ＳＳ）用其检测接头与导电的保护层（ＳＬ）或者与至少导电的保护层中的一个相连接，和保护敏感器（ＳＳ）的输出接头与至少电路（２）中的一个电路是这样连接的，使得如果将一个定义的、非易失的电平加在保护敏感器的输出端，则一种按照确定的电路的功能是不可能的。

【技术特征摘要】
【国外来华专利技术】EP 1998-8-18 98115550.01．半导体芯片具有在至少一个半导体衬底层上实现的，安排在至少一个组中的电路和具有至少一个导电的，安排在至少一个这样的电路组上面的和与至少电路(1,2)中的一个电路是电学连接的保护层(SL)，其特征为，衬底至少有一个保护敏感器(SS)，将保护敏感器构成为可以非易失地存储一种状态，和保护敏感器(SS)用其检测接头与导电的保护层(SL)或者与至少导电的保护层中的一个相连接，和保护敏感器(SS)的输出接头与至少电路(2)中的一个电路是这样连接的，使得如果将一个定义的、非易失的电平加在保护敏感器的输出端，则一种按照确定的电路的功能是不可能的。2．按照权利要求1的半导体芯片，其特征为，具有至少一个晶体管(T1,T2)的保护敏感器(SS)，该晶体管具有与电路的晶体管相比有非常薄的栅氧化物和晶体管(T1,T2)...

【专利技术属性】
技术研发人员：M斯莫拉，ER布吕克尔梅尔，
申请(专利权)人：因芬尼昂技术股份公司，
类型：发明
国别省市：DE[德国]