用来改善后端生产线结构稳定性的混合介质结构制造技术

集成电路芯片上的一种多层共面铜镶嵌互连结构，它包括集成电路衬底上的具有被介电常数较低且弹性模量也较低的介电材料分隔的多个线路导体的第一平面互连层。第一平面互连层上的第二平面互连层包含弹性模量比第一平面互连层更高的介电膜和穿过其中的导电通孔。通孔选择性地接触到线路导体。第二平面互连层上的第三平面互连层具有被介电材料分隔并选择性地接触到通孔的多个线路导体。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】用来改善后端生产线结构稳定性的混合介质结构本专利技术涉及到集成电路上的多层共面互连结构，更确切地说是涉及到用来改善后端生产线结构稳定性的混合介质结构。集成电路密度的不断改进部分地是由互连技术的进步造成的。IC制造通常包括前部生产线(FEOL)工艺和后部生产线(BEOL)工艺。FEOL工艺涉及到与多晶硅栅层一起制作晶体管和电容器等。BEOL工艺包括制作金属互连和相关的介质的工艺。常规的互连结构采用铝作为导体。铝被淀积成薄膜，然后被图形化以形成互连。再加入介电绝缘材料，并对其进行平面化。近来已经开发了使用铜互连的工艺。一种这样的工艺采用镶嵌铜电镀来进行芯片互连。此工艺一开始制作平面绝缘层。对此绝缘层进行腐蚀以形成沟槽或通孔，然后用金属填充沟槽或通孔，并抛光以便整平。在双重镶嵌工艺中，二种图形被组合成一个。从铝互连过渡到铜互连，已经导致了互连电阻降低。为了降低RC噪声，目前将具有低介电常数(也称为“低k”)的介电材料集成到BEOL结构中。然而，低k介电材料本质上通常不是结构性的。它们无法支持金属丝键合或球键合过程中遇到的外加负载而不对器件的电学可靠性造成有害的影响。但随着工业界将具有高弹性本文档来自技高网...

【技术保护点】
集成电路芯片上的一种多层共面互连结构，它包含： 具有被介电常数较低且弹性模量也较低的介电材料分隔的多个互连导体的平面线路层；以及 包含弹性模量比线路层更高的介电膜和穿过其中的导电通孔的平面通孔层，其中 线路层和通孔层之一位于集成电路衬底上并确定第一层，而线路层和通孔层中的另一个位于第一层上，使通孔选择性地接触到线路层导体。

【技术特征摘要】
【国外来华专利技术】US 2000-2-29 09/515,1101．集成电路芯片上的一种多层共面互连结构，它包含：具有被介电常数较低且弹性模量也较低的介电材料分隔的多个互连导体的平面线路层；以及包含弹性模量比线路层更高的介电膜和穿过其中的导电通孔的平面通孔层，其中线路层和通孔层之一位于集成电路衬底上并确定第一层，而线路层和通孔层中的另一个位于第一层上，使通孔选择性地接触到线路层导体。2．权利要求1的多层共面互连结构，其中的介电膜具有较低的介电常数。3．权利要求1的多层共面互连结构，其中的介电材料的介电常数小于大约3.0。4．权利要求1的多层共面互连结构，其中的介电材料包含聚亚芳基醚材料。5．权利要求1的多层共面互连结构，其中的介电材料包含有机材料。6．权利要求1的多层共面互连结构，其中的介电膜包含无机薄膜。7．权利要求1的多层共面互连结构，其中的介电膜包含SiCOH膜。8．集成电路芯片上的一种多层共面铜镶嵌互连结构，它包含：集成电路衬底上的具有被介电常数较低且弹性模量也较低的介电材料分隔的多个线路导体的第一平面互连层；第一平面互连层上的包含弹性模量比第一平面互连层更高的介电膜和穿过其中的导电通孔的第二平面互连层，通孔选择性地接触到线...

【专利技术属性】
技术研发人员：查尔斯R戴维斯，丹尼尔C埃德尔斯坦，约翰C海，杰弗里C赫德里克，克里斯托弗詹尼斯，文森特迈克海，亨利A奈三世，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：US[美国]