半导体存储装置及其制造方法制造方法及图纸

一种半导体存储装置，具备半导体衬底，和与上述半导体衬底分离开来配置且由第１磁性层和第１非磁性层形成的第１磁阻效应器件，上述第１磁性层和上述第１非磁性在对上述半导体衬底垂直的方向上形成。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及，特别是涉及把隧道磁阻(TMR)效应器件用做存储器件的磁性存储装置(MRAM磁随机存取存储器)及其制造方法。
技术介绍
近些年来，作为数据存储器件，人们提出了利用隧道磁阻效应的MRAM存储单元的方案。图14示出了现有技术的半导体存储装置的平面图。图15示出了沿着图14的XV-XV线剖开的半导体存储装置的剖面图。图16用箭头示出了现有技术的半导体存储装置的磁记录层的磁化状态。如图14和图15所示，把位线11和写入字线13配置为使之彼此直交，并把TMR器件23配置在该位线11和写入字线13之间的交点上。该TMR器件23的一端连接到位线11上，另一端则通过下部电极40和接触41连接到读出字线30上。在这里，TMR器件23成为由2个磁性层和被这些磁性层夹持起来的非磁性层构成的3层构造。即，TMR器件23用通过上部电极(未画出来)连接到位线11上的磁记录层24、连接到下部电极40上的磁化固定粘接层25、被这些磁记录层24和磁化固定粘接层25夹持起来的薄的隧道绝缘膜19构成。在用这样的现有技术形成的半导体存储装置中，存在着以下所示的问题。首先，构成TMR器件23的磁记录层24、磁化固定粘接层25和隧道绝缘膜19，相对于要装载TMR器件23的半导体衬底(未画出来)在水平方向上平面状地形成。因此，在使TMR器件23图形化之际，TMR器件的表面积依赖于光刻的最小尺寸。就是说，TMR器件23的加工自由度低。此外，如图16所示，在磁记录层24中，虽然所有的磁化方向都在一个方向上整齐排列是理想的，但是实际上在磁记录层24的两端部分会发生长边方向的磁化向量进行迂回那样的磁区100，归因于该磁区100就会发生所谓的反磁场。其结果是，发生了反磁场的区域就不再能够均一地维持相当于本来的‘1’、‘0’的数据存储状态的隧道电阻。当要想使TMR器件微细化时，这一问题就会变得更加显著。即，在要谋求TMR器件23的相对于半导体衬底来说水平方向的面积成分微细化的情况下，就必须减小TMR器件23的表面积。就是说，随着TMR器件23的表面积的减小，因在TMR器件23的端部发生的磁区100而产生的磁场不稳定的区域的比率就会增大。归因于此，就更难于检测隧道电阻的变化量之差。此外，TMR器件23的微细化，与面积成分比较，垂直于半导体衬底的方向的膜厚成分的微细化更难。出于这些原因，当仅仅进行TMR器件23的面积成分的微细化时，进行切换所需要的磁场就会增大，产生磁场时的施加电流将变得极端地大。如上所述，由于TMR器件23的微细化是困难的，故单元的微细化也难于实现。此外，如图15所示，在现有的单元中，对于1个TMR器件23来说，必须要有1条位线11和2条字线(写入字线13和读出字线30)。此外，为了把TMR器件23和读出字线30连接起来，还必须用下部电极40或接触41等引出布线。因此，归因于种种布线的存在，单元的最小加工尺寸变成为8F2以上(参看图14)，使得单元的微细化变得更加困难。此外，如图15所示，写入字线13和TMR器件23之间的距离X’越短，则写入电流就越小，动作余量就会改善得越大。为此，虽然需要减小写入字线13和TMR器件23之间的距离X’，但是，使得写入字线13和TMR器件23之间的绝缘膜的膜厚16a变薄那样地进行控制，在工艺上是非常困难的。如上所述，在上述现有技术的半导体存储装置中，TMR器件23表面加工的自由度低，单元面积难于微细化，而且，写入字线13和TMR器件23之间的距离X’的控制是困难的。
技术实现思路
本专利技术的第1视点的半导体存储装置，具备半导体衬底；与上述半导体衬底分离开来配置且由第1磁性层和第1非磁性层形成的第1磁阻效应器件，上述第1磁性层和上述第1非磁性在对上述半导体衬底垂直的方向上形成。本专利技术的第1视点的半导体存储装置的制造方法，具备下述工序在半导体衬底的上方形成第1布线的工序；在上述第1布线上边形成第1绝缘膜的工序；在上述第1绝缘膜上边形成第2和第4布线的工序；上述第4布线被形成为与上述第2布线之间设置有第1间隔，在上述第1绝缘膜和上述第2和第4布线上边局部地形成第2绝缘膜，在上述第1间隔内形成第1沟槽的工序；在上述第1沟槽的两侧面上分别形成第1和第2磁阻效应器件，用第1磁性层和第1非磁性层形成上述第1磁阻效应器件，在对于上述半导体衬底垂直的方向上形成上述第1磁性层和上述第1非磁性层，用第2磁性层和第2非磁性层形成上述第2磁阻效应器件的工序，在对于上述半导体衬底垂直的方向上形成上述第2磁性层和上述第2非磁性层的工序；除去在上述第1和第2磁阻效应器件间的上述第1沟槽的底面的上述第1绝缘膜以形成使上述第1布线的一部分露出来的接触孔，同时除去上述第2和第4布线上方的上述第2绝缘膜的一部分来分别形成第2和第3沟槽的工序；在上述接触孔内形成接触，该接触连接到上述第1布线和上述第1和第2磁阻效应器件上的工序；在上述第2和第3沟槽内分别形成第3和第6布线，上述第3布线连接到上述第1磁阻效应器件上，上述第6布线连接到上述第2磁阻效应器件上的工序。附图说明图1的平面图示出了本专利技术的实施例1的半导体存储装置。图2是沿着图1的II-II线剖开的半导体存储装置的剖面图。图3是本专利技术的实施例1和实施例2的1重隧道结构造的TMR器件的剖面图。图4是本专利技术的实施例1和实施例2的2重隧道结构造的TMR器件的剖面图。图5的剖面图示出了本专利技术的实施例1的半导体存储装置的制造工序。图6、图7、图8、图9、图10、图11和图12的剖面图示出了本专利技术的实施例1的半导体存储装置的制造工序。图13的平面图示出了本专利技术的实施例2的半导体存储装置。图14的平面图示出了现有技术的半导体存储装置。图15是沿着图14的XV-XV线剖开的半导体存储装置的剖面图。图16示出了现有技术的半导体存储装置的磁记录层的磁化状态。具体实施例方式本专利技术的实施例，是与例如把隧道磁阻(TMR)效应器件用做存储器件的磁性存储装置(MRAM磁随机存取存储器)有关的实施例，是把该TMR器件形成为所谓的纵向型的实施例。以下，边参看附图边说明本专利技术的实施例。在进行该说明之际，在全部附图中，对于那些相同部分赋予相同参考标号。实施例1，是把该TMR器件配置成所谓的纵向型，且该TMR器件和接触，在与写入字线平行方向上跨接多个单元地连接起来的实施例。图1示出了本专利技术的实施例1的半导体存储装置的平面图。图2示出了沿着图1的II-II线剖开的半导体存储装置的剖面图。如图1和图2所示，实施例1的半导体存储装置把例如1重隧道结构造的TMR器件23用做存储器件。该1重隧道结构造的TMR器件23，由磁记录层(磁性层)24、磁化固定粘接层(磁性层)25和被夹持在这些磁性层24和磁化固定粘接层25之间的隧道绝缘膜(非磁性层)19构成。然后，在半导体衬底(未画出来)的上方选择性地形成位线11，在该位线11上边形成第1绝缘膜12。在第1绝缘膜12的上边，在与位线11的延伸方向不同的方向上，选择性地形成写入字线13。在这里，写入字线13被形成为交互地设置第1间隔14和比该第1间隔14宽度更窄的第2间隔15。在已形成了第1间隔14的侧面和第2间隔15的全部以及写入字线13的上表面上形成第2绝缘膜16。在已形成了该第本文档来自技高网...

【技术保护点】
一种半导体存储装置，具备： 半导体衬底； 与上述半导体衬底分离开来配置且由第１磁性层和第１非磁性层形成的第１磁阻效应器件，上述第１磁性层和上述第１非磁性在对上述半导体衬底垂直的方向上形成。

【技术特征摘要】
JP 2001-4-20 122882/20011.一种半导体存储装置，具备半导体衬底；与上述半导体衬底分离开来配置且由第1磁性层和第1非磁性层形成的第1磁阻效应器件，上述第1磁性层和上述第1非磁性在对上述半导体衬底垂直的方向上形成。2.根据权利要求1所述的半导体存储装置，上述第1磁阻效应器件跨接多个单元进行连接。3.根据权利要求1所述的半导体存储装置，上述第1磁阻效应器件一个单元一个单元地进行分断。4.根据权利要求1所述的半导体存储装置，还具备与上述半导体衬底分离开来进行配置且在第1方向上延伸的第1布线；与上述第1布线分离开来配置且在与第1方向不同的第2方向上延伸第2布线，上述第1磁阻效应器件分别与上述第1和第2布线分离开来进行配置。5.根据权利要求4所述的半导体存储装置，上述第1磁阻效应器件跨接多个单元进行连接。6.根据权利要求4所述的半导体存储装置，上述第1磁阻效应器件一个单元一个单元进行分断。7.根据权利要求4所述的半导体存储装置，还具备与上述第2布线分离开来进行配置且在上述第2方向上延伸的与上述第1磁阻效应器件进行连接的第3布线。8.根据权利要求1所述的半导体存储装置，还具备与上述半导体衬底分离开来配置且在第1方向上延伸的第1布线；与上述第1布线分离开来配置且在与上述第1方向不同的第2方向上延伸的第2布线；与上述第2布线设置有第1间隔地进行配置且与上述第1布线分离开来配置的在上述第2方向上延伸的第4布线，上述第1磁阻效应器件在上述第1间隔内被配置为分别与上述第1、第2和第4布线分离开来。9.根据权利要求8所述的半导体存储装置，上述第1磁阻效应器件跨接多个单元进行连接。10.根据权利要求8所述的半导体存储装置，上述第1磁阻效应器件一个单元一个单元地进行分断。11.根据权利要求8所述的半导体存储装置，还具备被配置为与上述第2布线分离开来且在上述第2方向上延伸的与上述第1磁阻效应器件进行连接的第3布线。12.根据权利要求1所述的半导体存储装置，还具备被配置为与上述半导体衬底分离开来且在第1方向上延伸的第1布线；被配置为与上述第1布线分离开来且在与上述第1方向不同的第2方向上延伸的第2布线；被配置为与上述第2布线设置有第1间隔且被配置为与上述第1布线分离开来的在上述第2方向上延伸的第4布线，上述第1磁阻效应器件在上述第1间隔内被配置为分别与上述第1、第2和第4布线分离开来；在上述第1间隔内被设置为与上述第1、第2和第4布线以及上述第1磁阻效应器件分离开来且用第2磁性层和第2非磁性层形成的第2磁阻效应器件，上述第2磁性层和上述第2非磁性层在对上述半导体衬底垂直的方向上形成。13.根据权利要求12所述的半导体存储装置，上述第1和第2磁阻效应器件跨接多个单元进行连接。14.根据权利要求12所述的半导体存储装置，上述第1和第2磁阻效应器件一个单元一个单元地进行分断。15.根据权利要求12所述的半导体存储装置，由上述第1磁性层和上述第1非磁性层形成的第1叠层构造，与由上述第2磁性层和上述第2非磁性层形成的第2叠层构造，以上述第1和第2磁阻效应器件为边界是线对称的。16.根据权利要求12所述的半导体存储装置，还具备被配置为与上述第2布线分离开来，在上述第2方向上延伸，与上述第1磁阻效应器件进行连接的第3布线。17.根据权利要求12所述的半导体存储装置，还具备配置在上述第1和第2磁阻效应器件之间，连接到上述第1和第2磁阻效应器件以及上述第1布线上的接触。18.根据权利要求17所述的半导体存储装置，上述第1和第2磁阻效应器件、上述接触的至少一方，跨接多个单元地进行连接。19.根据权利要求17所述的半导体存储装置，上述第1和第2磁阻效应器件、上述接触的至少一方，一个单元一个单元地进行分断。20.根据权利要求1所述的半导体存储装置，还具备被配置为与上述半导体衬底分离开来且在第1方向上延伸的第1布线；在上述第1布线的上方被配置为与上述第1布线分离开来且在与上述第1方向不同的第2方向上延伸的第2布线；在上述第1布线的上方被配置为与上述第2布线设置有第1间隔且被配置为与上述第1布线分离开来的在上述第2方向上延伸的第4布线，上述第1磁阻效应器件在上述第1间隔内被配置为分别与上述第1、第2和第4布线分离开来；在上述第1间隔内被设置为与上述第1、第2和第4布线以及上述第1磁阻效应器件分离开来且在上述第1布线的上方用第2磁性层和第2非磁性层形成的第2磁阻效应器件，上述第2磁性层和上述第2非磁性层在对上述半导体衬底垂直的方向上形成；被配置为与上述第4布线之间设置有比上...

【专利技术属性】
技术研发人员：梶山健，
申请(专利权)人：株式会社东芝，
类型：发明
国别省市：JP[日本]