监测自行对准硅化物残留的测试窗结构制造技术

一种监测自行对准硅化物残留的测试窗结构，该测试窗结构包含有一硅基底；复数列扩散区域互相平行设置于该硅基底表面；复数行多晶硅线，横跨于该复数列扩散区域上，且该复数行多晶硅线将该复数列扩散区域区隔出复数个接触洞区域，其中各该接触洞区域皆包含有一离子井；一介电层覆盖该复数行多晶硅线以及该复数列扩散区域上；以及复数列金属测试指，接近正交于该复数行多晶硅线，设置于该介电层上，且各该金属测试指经由一接触插塞与各该离子井电连接；因本发明专利技术具有三层结构的设计，因此能够灵敏的测出单边金属物残留衍生漏电流，尤其对于金属硅化物后清洗制程的清洗效果能有较好的评估。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及半导体这些
，尤其是一种监测自行对准硅化物残留的测试窗(test key)结构，尤指一种高灵敏度的测试窗结构，能够于一晶片可接受度测试(wafer acceptance test，WAT)过程中，侦测出单边多晶硅线侧壁子金属残留衍生(induced)漏电流。然而，经过清洗制程之后的半导体晶片表面仍然无法保证完全干净，而无金属残留问题。若是清洗制程作的不够彻底，则会在字元线两侧的侧壁子上形成金属残留缺陷，并且导致可能影响整个集成电路运作效能的衍生漏电流(induced leakage current)。随着制程最小线宽发展至次波长(subwavelength)世代(＜0.15微米)，以及线距(spacing)的缩小，金属残留衍生漏电流现象已经无法忽略，有时甚至可能导致整批晶圆报废。因此，为了能够有效评估(assess)金属硅化物制程之后清洗(post-clean)效果，通常会在清洗后进行一所谓的晶片可接受度测试(wafer acceptance test，WAT)。晶片可接受度测试(WAT)基本上是利用形成于一晶方(die)周边区域(periphery region)的复数个测试窗(test key)进行电性测试。测试窗通常是形成于一切割道(scribe line)上，且每一测试窗用来监测晶圆的特性目的不尽相同，例如栅极电压(threshold voltage)、饱和电流(saturatedcurrent)、栅极氧化层厚度以及漏电流等等。其中用来监测金属硅化物制程后清洗漏电流情形的测试窗构造显示在附图说明图1(a)以及图1(b)中。图1(a)以及图1(b)分别为测试扩散区域上金属残留的测试窗部份布局以及测试多晶硅线侧壁子上金属残留的测试窗部份布局。习知用来监测金属硅化物制程后金属残留衍生漏电流的测试窗至少有两个第一个，如图1(a)所示，测试扩散区域上金属残留的测试窗包括有复数个交错排列的长条扩散区域12(又可称为扩散测试指(diffusion test finger))形成于硅基底10上，长条扩散区域12之间则为一浅沟绝缘(shallow trench isolation，STI)区域14。部份的长条扩散区域12与A端电路电连接，而剩下的长条扩散区域12则是与B端电压电连接。举例而言，A端通常外接一读出电路(read out circuit)并被提供一1.5伏特的偏压，而B端接地(grounded)。当金属残留16在各长条扩散区域12两侧累积至一程度，使相邻的两扩散区域12导通时，读出电路即可读到一漏电流值。如图1(b)所示，第二个是测试多晶硅线侧壁子上金属残留的测试窗，其包括有复数个交错排列的长条多晶硅线区域22(又可称为多晶硅测试指(polysilicon test finger))形成于硅基底10上，长条扩散区域22之间则为一浅沟绝缘(STI)区域24。同样地，部份的长条多晶硅线区域22与A′端电路电连接，而剩下的长条多晶硅线区域22则是与B′端电压电连接。举例而言，A′端通常外接一读出电路并被提供一1.5伏特的偏压，而B′端接地(grounded)。当金属残留26在各长条扩散区域22两侧累积至一程度，使相邻的两多晶硅线区域22导通时，读出电路即可读到一漏电流值。然而，习知测试窗布局结构的缺点是不够灵敏。如前所述，在图1(b)中，唯有当金属残留26在各长条扩散区域22两侧累积至一程度，使相邻的两多晶硅线区域22导通时，与A′端相连接的读出电路才可以读到一漏电流值。如此一来，对于只有单边残留有金属物的情形，习知测试窗结构则无法侦测。本专利技术的另一目的在于提供一种测试窗布局，以有效侦测单边残留有金属物的情形。依据本专利技术的较佳实施例，本专利技术一种监测自行对准硅化物(self-aligned silicide，salicide)残留的测试窗(test key)结构包含有一硅基底，其上至少具有一第一扩散区域以及一第二扩散区域横向设置于该第一扩散区域的一侧；一第一多晶硅线以及一第二多晶硅线，横跨于该第一扩散区域以及该第二扩散区域上，且该第一多晶硅线以及该第二多晶硅线分别于该第一扩散区域区隔出一第一接触洞区域以及于该第二扩散区域区隔出一第二接触洞区域，其中该第一接触洞区域包含有一第一离子井，该第二接触洞区域包含有一第二离子井；至少一介电层覆盖该第一多晶硅线、该第二多晶硅线、该第一扩散区域以及该第二接触洞区域上；以及一第一金属测试指(testfinger)以及一第二金属测试指，接近正交于该第一多晶硅线以及该第二多晶硅线，设置于该介电层上，且该第一金属测试指经由一第一接触插塞与该第一离子井电连接，该第二金属测试指则经由一第二接触插塞与该第二离子井电连接。其中该第一多晶硅线以及该第二多晶硅线皆具有两接近垂直侧壁以及一侧壁子(spacer)形成于各该侧壁上。另外，本专利技术还提出一种测试窗阵列，其包含有一硅基底；复数列扩散区域互相平行设置于该硅基底表面；复数行多晶硅线，横跨于该复数列扩散区域上，且该复数行多晶硅线将该复数列扩散区域区隔出复数个接触洞区域，其中各该接触洞区域皆包含有一离子井；一介电层覆盖该复数行多晶硅线以及该复数列扩散区域上；以及复数列金属测试指，设置于该介电层上，且各该金属测试指经由一接触插塞与各该离子井电连接。相较于习知的测试窗结构，本专利技术由于具有三层结构的设计，因此能够灵敏的测出单边金属物残留衍生漏电流，尤其对于金属硅化物后清洗制程的清洗效果能有较好的评估。图示的符号说明10硅基底 12长条扩散区域14STI区域 16金属残留22多晶硅线区域24 STI区域26金属残留100硅基底102扩散区域 103接触洞区域104a，b多晶硅线 106a，b金属测试指108接触插塞 210a，b残留的金属物300测试窗请参照图2，图2为本专利技术测试窗部份布局的示意图。如图2所示，本专利技术的测试窗(test key)结构300包含有一硅基底100，其上至少具有复数个扩散区域102水平形成于硅基底100上。扩散区域102之间为一STI区域108。复数条第一多晶硅线104a以及复数条第二多晶硅线104b，则横跨于扩散区域102以及STI区域108上。第一多晶硅线104a以及第二多晶硅线104b皆为凹凸曲折的布局图形，如此一来，使得第一多晶硅线104a以及第二多晶硅线104b能与扩散区域102区隔出复数个接触洞区域103，其中每一接触洞区域103的硅基底100表面皆包含有一离子井(未显示)。第一多晶硅线104a以及第二多晶硅线104b皆具有两接近垂直侧壁以及一侧壁子(spacer)(未显示)形成于各侧壁上。离子井的植入在侧壁子的形成后进行。侧壁子的形成与一般的MOS晶体管制程类似，其材质一般为氮化硅所构成。此外，图2中，接触洞区域103的硅基底100表面以及第一多晶硅线104a以及第二多晶硅线104b各另有一金属硅化物层(silicide layer)(未显示)。在本专利技术的较佳实施例中，扩散区域102的距离w1约为0.2微米左右，而第一多晶硅线104a以及复数条第二多晶硅线104b的线宽约为0.12微米左右。由第一多晶硅线104a以及第二多晶硅线104b所构成凹凸曲折的布局图形本文档来自技高网...

【技术保护点】
一种监测自行对准硅化物残留的测试窗结构，其特征是：该测试窗结构包含有：一硅基底，其上至少具有一第一扩散区域以及一第二扩散区域横向设置于该第一扩散区域的一侧；一第一多晶硅线以及一第二多晶硅线，横跨于该第一扩散区域以及该第二扩散区域上， 且该第一多晶硅线以及该第二多晶硅线分别于该第一扩散区域区隔出一第一接触洞区域以及于该第二扩散区域区隔出一第二接触洞区域，其中该第一接触洞区域包含有一第一离子井，该第二接触洞区域包含有一第二离子井；至少一介电层覆盖该第一多晶硅线、该第二多 晶硅线、该第一扩散区域以及该第二扩散区域上；以及一第一金属测试指以及一第二金属测试指，接近正交于该第一多晶硅线以及该第二多晶硅线，设置于该介电层上，且该第一金属测试指经由一第一接触插塞与该第一离子井电连接，该第二金属测试指则经由一第二接 触插塞与该第二离子井电连接。

【技术特征摘要】
US 2001-11-2 09/682,9461.一种监测自行对准硅化物残留的测试窗结构，其特征是该测试窗结构包含有一硅基底，其上至少具有一第一扩散区域以及一第二扩散区域横向设置于该第一扩散区域的一侧；一第一多晶硅线以及一第二多晶硅线，横跨于该第一扩散区域以及该第二扩散区域上，且该第一多晶硅线以及该第二多晶硅线分别于该第一扩散区域区隔出一第一接触洞区域以及于该第二扩散区域区隔出一第二接触洞区域，其中该第一接触洞区域包含有一第一离子井，该第二接触洞区域包含有一第二离子井；至少一介电层覆盖该第一多晶硅线、该第二多晶硅线、该第一扩散区域以及该第二扩散区域上；以及一第一金属测试指以及一第二金属测试指，接近正交于该第一多晶硅线以及该第二多晶硅线，设置于该介电层上，且该第一金属测试指经由一第一接触插塞与该第一离子井电连接，该第二金属测试指则经由一第二接触插塞与该第二离子井电连接。2.如权利要求1所述的测试窗结构，其特征是该第一多晶硅线以及该第二多晶硅线皆具有两接近垂直侧壁以及一侧壁子形成于各该侧壁上。3.如权利要求2所述的测试窗结构，其特征是该侧壁子由氮化硅所构成。4.如权利要求1所述的测试窗结构，其特征是该第一接触洞区域以及该第二接触洞区域的该硅基底表面各包含有一金属硅化物层。5.如权利要求1所述的测试窗结构，其...

【专利技术属性】
技术研发人员：林政男，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]