形成具有低应力无侵蚀区的浅沟渠隔离侧壁氧化层的方法技术

本发明专利技术揭示一种形成具有低应力无侵蚀区的浅沟渠隔离侧壁氧化层的方法。本发明专利技术利用氧与氢氧根进行一原位蒸汽发生制程以在浅沟渠隔离中形成一侧壁氧化层。以本发明专利技术的方法形成的侧壁氧化层具有低应力、不会有侵蚀区的现象且反应时间也远比传统热氧化制程短。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术有关一种形成浅沟渠隔离侧壁氧化层的方法，特别是一种有关于形成低应力浅沟渠隔离侧壁氧化层同时不会造成侵蚀区(Encroachment)的方法。(2)
技术介绍
当集成电路的集成度不断地增加，半导体元件中主动区之间的隔离区的尺寸必须不断地缩小。传统的用于隔离主动区的区域氧化法(LOCOS)是以热氧化法形成场氧化层，而半导体元件中主动区之间有效的隔离长度则受限于以热氧化法形成的场氧化层，因此以热氧化法形成的场氧化层隔离区的隔离效果逐渐不敷所需。此外，传统的区域氧化法尚有源自于其制程本身的缺点，举例来说，硅底材上扩散层罩幕(Diffusion layer mask)的下主动区边缘的氧化造成场氧化层边缘具有一鸟嘴(Bird’s beak)的形状。为了避免上述区域氧化法的缺点，一种利用沟渠的隔离技术被发展出来。大致上沟渠隔离的制程步骤包含蚀刻硅底材以形成一沟渠，以化学气相沉积法(CVD)沉积一氧化层以填满该沟渠，及以化学机械研磨法(CMP)平坦化该氧化层表面，再将主动区上方的氧化层移去。根据上述的技术，硅底材被蚀刻至一预定的深度，并提供良好隔离效果。此外，场氧化层是以化学气相沈积法沉积，意味着相对于以热氧化法形成的场氧化层在后续微影制程中形成的隔离区结构可维持一贯性。上述用于隔离元件的技术也就是著名的浅沟渠隔离(Shallow Trench Isolation)制程。尽管如此，传统的浅沟渠隔离制程仍然有几项缺点。图1显示一传统的浅沟渠隔离的剖面图。图1中显示一硅底材100、一二氧化硅层102与一氮化硅层104。一侧壁氧化层106以传统的氧化制程形成于沟渠内，此氧化制程通常为炉管干式或湿式氧化法。此侧壁氧化层106是用于消除蚀刻所造成的损坏及降低后续的二氧化硅填入时产生的应力。但此侧壁氧化层106本身在形成时即具有大应力。这是因为用来形成侧壁氧化层106的传统氧化制程，特别是湿式氧化法，总是形成大应力的氧化层。侧壁氧化层106的应力将使邻近的主动区域(Active Region)产生缺陷(Defect)。而这些缺陷会导致漏电流并降低邻近元件的可靠度。此外，为了形成侧壁氧化层106，传统的氧化制程总是需耗费数小时之久。因此传统的氧化制程将逐渐无法满足现代半导体制程的要求。有鉴于上述传统制程的缺点，因此有必要发展出一种新颖进步的制程以克服传统制程的缺点，而本专利技术正能符合这样的需求。(3)
技术实现思路
本专利技术的一目的为提供一种形成低应力浅沟渠隔离侧壁氧化层的方法。本专利技术的另一目的为提供一种成本较低且制程时间较短的浅沟渠隔离制程。本专利技术的又一目的为提供一种可靠的浅沟渠隔离制程，此制程可以确保元件主动区域之间的隔离品质。为了实现上述的目的，根据本专利技术一方面提供一种形成浅沟渠隔离侧壁氧化层的方法，其特点是，至少包含下列步骤提供一底材，该底材具有一于其上的第一介电层及一覆盖该第一介电层的第二介电层；形成一沟渠进入该底材；及执行一原位蒸汽发生制程以氧化该沟渠的曝露表面，该原位蒸汽发生制程至少包含引入氧与氢氧根。根据本专利技术另一方面提供一种形成浅沟渠隔离侧壁氧化层的方法，其特点是，至少包括下列步骤提供一底材，该底材具有于其上的一第一介电层及一覆盖该第一介电层的第二介电层；形成一沟渠进入该底材；及执行一原位蒸汽发生制程于约700℃至约1200℃之间以氧化该沟渠的曝露表面，该原位蒸汽发生制程至少包含引入氧与氢氧根。根据本专利技术又一方面提供一种形成浅沟渠隔离侧壁氧化层的方法，其特点是，至少包括下列步骤提供一底材，该底材具有一于其上的第一介电层及一覆盖该第一介电层的第二介电层；以一干式蚀刻法形成一沟渠进入该底材；及执行一原位蒸汽发生制程于约700℃至约1200℃之间且于一快速热制程室中以氧化该沟渠的曝露表面，该原位蒸汽发生制程至少包含引入氧与氢氧根。为进一步说明本专利技术的目的、结构特点和效果，以下将结合附图对本专利技术进行详细的描述。(4)附图说明图1是显示一传统的浅沟渠隔离的剖面图；图2A是显示两介电层依序形成于一底材上的示意图；图2是显示形成一沟渠进入图2A中所示的结构与共形生成一介电层于其上的结果示意图；及图3是显示一制程系统的示意图。(5)具体实施方式在此必须说明的是以下描述的制程步骤及结构并不包含完整的制程。本专利技术可以借助各种集成电路制程技术来实施，在此仅提及了解本专利技术所需的制程技术。以下将根据本专利技术所附图示进行详细的说明，请注意图示均为简单的形式且未依照比例描绘，而尺寸均被夸大以利于了解本专利技术。参考图2A所示，图中显示介电层202与204依序形成于一底材200上。此底材200至少包含一具有<100>晶格方向的硅底材，但不限于具有<100>晶格方向的硅底材。底材200亦可包含一绝缘层上有硅(Silicon OnInsulator)底材。介电层202至少包含一以热氧化法形成的二氧化硅层或硅氧化氮层，但不限于以热氧化法形成的二氧化硅层或硅氧化氮层。介电层202的厚度为约20埃至约300埃之间。介电层204至少包含一氮化硅层，此氮化硅层可以传统的方法形成，例如化学气相沉积法，其他符合本专利技术精神的的材料亦不应被排除。介电层204的厚度为约100埃至约2000埃之间。参考图2B所示，一沟渠(Trench)经蚀刻介电层204、介电层202与底材200而形成，而一介电层206共形生成于此沟渠上。此沟渠的深度取决于此浅沟渠隔离所隔离的元件为何种元件，举例来说，对于快闪存储器(FlashMemory)而言，此沟渠的深度为约2500埃至约4500埃，而对于逻辑元件如金属氧化物半导体(MOS)晶体管而言，此沟渠的深度为约2000埃至约4000埃。此沟渠是以非等向性蚀刻例如反应性离子蚀刻形成较佳，但其他传统的蚀刻法亦可使用。介电层206至少包含一以原位蒸汽发生(ISSG)(In Situ SteamGenerated)制程形成的二氧化硅层。介电层206的厚度为约50埃至约500埃之间。此ISSG制程虽可于一传统的设备中进行，但仍以在一快速热制程室(Rapid Thermal Processing Chamber)中进行较佳，尤其是一单晶片制程室(Single Wafer Chamber)。半导体业界有许多种设备可用来进行ISSG制程。图3显示一Centura5000型制程平台系统300，此制程平台系统是由美商应用材料公司(Applied Materials Corporation)生产销售。一快速热制程室320拴挂(Bolted)至一真空转移室(Vacuum Transfer Chamber)310。另外尚有一制程室(Process Chamber)322、一冷却室(Cool Down Chamber)330与真空晶舟隔离室(Vacuum Cassette Loadlock)340及342拴挂至真空转移室310。介电层206是于一至少包含氧(Oxygen)与氢氧根(Hydroxyl)的氛围(Atmosphere)中于约700℃至约1200℃之间生成。氧的流量为约1厘米3/秒(sccm)(Standard Cubic Centimeter per Minute)至约30厘米3/秒，氢气的流本文档来自技高网...

【技术保护点】
一种形成浅沟渠隔离侧壁氧化层的方法，其特征在于，至少包含下列步骤：提供一底材，该底材具有一于其上的第一介电层及一覆盖该第一介电层的第二介电层；形成一沟渠进入该底材；及执行一原位蒸汽发生制程以氧化该沟渠的曝露表面，该原位蒸汽发生制 程至少包含引入氧与氢氧根。

【技术特征摘要】
1.一种形成浅沟渠隔离侧壁氧化层的方法，其特征在于，至少包含下列步骤提供一底材，该底材具有一于其上的第一介电层及一覆盖该第一介电层的第二介电层；形成一沟渠进入该底材；及执行一原位蒸汽发生制程以氧化该沟渠的曝露表面，该原位蒸汽发生制程至少包含引入氧与氢氧根。2.如权利要求1所述的方法，其特征在于，该第一介电层至少包含一二氧化硅层。3.如权利要求1所述的方法，其特征在于，该第一介电层至少包含一硅氧化氮层。4.如权利要求1所述的方法，其特征在于，该第二介电层至少包含一氮化硅层。5.如权利要求1所述的方法，其特征在于，该第二介电层至少包含一硅氧化氮层。6.如权利要求1所述的方法，其特征在于，该原位蒸汽发生制程是于一快速热制程室中进行。7.如权利要求1所述的方法，其特征在于，该氧的流量为约1厘米3/秒至约30厘米...

【专利技术属性】
技术研发人员：许淑雅，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]