【技术实现步骤摘要】
本专利技术属于半导体
,特别是指一种集成电路的内建电感及利用深沟渠阻断寄生电流的结构。有监于此,本专利技术人为降低寄生电流的损失,避免电磁场感应的影响,本专利技术人经不断研究发现,采用深沟渠替代场氧化层,证实可达到降低寄生电流的功效。本专利技术涉及一种内建电感元件的集成电路以及利用深沟渠阻断寄生电流的结构。本专利技术一种集成电路的内建电感及利用深沟渠阻断寄生电流的结构,包含有内建电感元件及阻断该电感元件产生寄生损失电流的元件结构,其特征在于,至少包括一半导体基底;在所述基底上形成有源元件区、场氧化隔离区、和侧面形成如栅状结构的相互平行的深沟渠式电容元件;所述复数个相互平行的深沟渠式电容元件配置于所述基底,电荷将被储存在所述基底中;所述复数个相互平行的深沟渠电容元件构造包含有通过沟渠蚀刻形成的深沟渠、在所述深沟渠的表面上形成的沟渠介电层、填充所述深沟渠的掺杂的多晶硅,所述沟渠式电容可阻断内建电感元件于所述基底中产生的寄生损失电流;复数个有源元件,配置于所述有源元件区,形成在所述基底表面的复数个场氧化隔离区作为有源元件间的隔离功能;一介电层,覆盖在所述有源元件、所述场氧化隔离区及所述沟渠式电容元件之上,用于绝缘隔离;电感元件,配置于所述沟渠式电容元件的正上方,位于所述电感元件和所述沟渠式电容元件之间的介电层作为隔离绝缘层。其中包含有内建电感元件及阻断该电感元件产生寄生损失电流的深沟渠式电容元件,其中深沟渠的形成方法为干蚀刻方式,而以光阻、氮化硅等材料当罩幕。其中包含有内建电感元件及阻断该电感元件产生寄生损失电流的深沟渠式电容元件,其中所述深沟渠的深 ...
【技术保护点】
一种集成电路的内建电感及利用深沟渠阻断寄生电流的结构,包含有内建电感元件及阻断该电感元件产生寄生损失电流的元件结构,其特征在于,至少包括:一半导体基底;在所述基底上形成有源元件区、场氧化隔离区、和侧面形成如栅状结构的相互平行的深沟渠 式电容元件;所述复数个相互平行的深沟渠式电容元件配置于所述基底,电荷将被储存在所述基底中;所述复数个相互平行的深沟渠式电容元件构造包含有通过沟渠蚀刻形成的深沟渠、在所述深沟渠的表面上形成的沟渠介电层、填充所述深沟渠的掺杂的多晶硅,所述沟渠式电容可阻断内建电感元件于所述基底中产生的寄生损失电流;复数个有源元件,配置于所述有源元件区,形成在所述基底表面的复数个场氧化隔离区作为有源元件间的隔离功能;一介电层,覆盖在所述有源元件、所述场氧化隔离区及所述沟渠式电容元件之上,用于 绝缘隔离;电感元件,配置于所述沟渠式电容元件的正上方,位于所述电感元件和所述沟渠式电容元件之间的介电层作为隔离绝缘层。
【技术特征摘要】
1.一种集成电路的内建电感及利用深沟渠阻断寄生电流的结构,包含有内建电感元件及阻断该电感元件产生寄生损失电流的元件结构,其特征在于,至少包括一半导体基底;在所述基底上形成有源元件区、场氧化隔离区、和侧面形成如栅状结构的相互平行的深沟渠式电容元件;所述复数个相互平行的深沟渠式电容元件配置于所述基底,电荷将被储存在所述基底中;所述复数个相互平行的深沟渠电容元件构造包含有通过沟渠蚀刻形成的深沟渠、在所述深沟渠的表面上形成的沟渠介电层、填充所述深沟渠的掺杂的多晶硅,所述沟渠式电容可阻断内建电感元件于所述基底中产生的寄生损失电流;复数个有源元件,配置于所述有源元件区,形成在所述基底表面的复数个场氧化隔离区作为有源元件间的隔离功能;一介电层,覆盖在所述有源元件、所述场氧化隔离区及所述沟渠式电容元件之上,用于绝缘隔离;电感元件,配置于所述沟渠式电容元件的正上方,位于所述电感元件和所述沟渠式电容元件之间的介电层作为隔离绝缘层。2.如权利要求1所述的集成电路的内建电感及利用深沟渠阻断寄生电流的结构,其特征在于,包含有内建电感元件及阻断该电感元件产生寄生损失电流的深沟渠式电容元件,其中深沟渠的形成方法为干蚀刻方式,而以光阻、氮化硅等材料当罩幕。3.如权利要求1所述的集成电路的内建...
【专利技术属性】
技术研发人员:高荣正,林大野,
申请(专利权)人:上海宏力半导体制造有限公司,
类型:发明
国别省市:31[中国|上海]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。