瓶型沟渠的形成方法技术

一种瓶型沟渠（ｂｏｔｔｌｅ－ｓｈａｐｅｄ　　ｔｒｅｎｃｈ）的形成方法，包括下列步骤：提供一半导体衬底。于该半导体衬底中形成一沟渠。在该沟渠中形成一离子注入掩模层，露出该沟渠的上部侧壁表面。对上部侧壁表面进行一抑制氧化的离子注入工艺。去除该离子注入掩模层，露出该沟渠的下部侧壁表面以及底部表面。进行一热氧化工艺，使沟渠的表面形成一氧化层，其中上部侧壁表面上的氧化层厚度远小于下部侧壁表面以及底部表面的氧化层厚度。并且移除氧化层，而形成该瓶型沟渠。

【技术实现步骤摘要】

本专利技术涉及一种沟槽电容器的形成方法，且特别有关于一种瓶型沟渠(bottle-shaped trench)形成方法。
技术介绍
电容器一般广泛应用于动态随机存取存储器(dynamic random accessmemory，DRAM)，此电容通常包含两导电层(电极板)并夹置一绝缘层。电容电荷的储存与绝缘层厚度、电极板表面积、以及绝缘材料的电性相关。在近来的发展中，减少半导体元件的尺寸有助于集成密度的增加，故存储单元的面积亦要随之缩减以维持大量的存储单元占据于基材上。在此同时，电容的电极板亦需具备有足够的表面积以储存电荷。故在电容器结构中形成一个瓶型沟渠(bottle-shaped trench)，有助于电容的储存电荷节点具有较大的表面积，因此可以增加电容储存量，而又不会占据太多的基材表面积。美国专利6841443揭露一种动态存储器的深沟槽电容器的制造方法，包括下列步骤。首先，在一硅基板内形成一沟槽。接着，在此沟槽内部表面与硅基板表面沉积一薄掩模层。其中，此薄掩模层优选为包括依序形成的氧化层、第一氮化硅层、非晶硅层、以及第二氮化硅层。在后续工艺中，此薄掩模层可相对于硅基板的材料被选择性地移除。之后，于沟槽内填满一聚合物层。再将此聚合物层平坦化，并回蚀刻至后续欲形成领形掩模(collar mask)的深度。接着，利用非等向性蚀刻法选择性地移除未被聚合物层覆盖的区域的薄掩模层的第二氮化层以暴露出非晶硅层。之后，利用湿式化学蚀刻法移除整个聚合物层。并且利用热氧化法将未被覆盖的非晶硅层氧化，而维持位于沟槽下半部被第二氮化层覆盖的非晶硅层未被氧化。随后实施选择性的蚀刻，以移除位于沟槽下半部的整个薄掩模层。因此沟槽上半部的氧化层、第一氮化硅层、以及被氧化的非晶硅层的组成随后将作为后续形成瓶型沟渠的蚀刻屏蔽层。最后，进行湿式蚀刻法以移除位于沟槽下半部的硅基板材料形成瓶型沟渠(bottle-shaped trench)。然而，在上述现有技术中，存在着下列问题。第一、随着单个单元(cell)尺寸不断地缩小，而沟渠的蚀刻则益显困难，尤其是要移除沟槽下半部的氮化层。第二、在瓶型沟渠工艺之前，需要较多工艺步骤以形成内衬层或掩模层。第三、瓶型沟渠电容器工艺耗费成本。因此，如何以较简单的工艺在沟槽电容器结构中形成瓶型沟渠，是业界亟需努力的方向。
技术实现思路
本专利技术的主要目的的一就是以较简单的制造流程而形成瓶型沟渠电容器。其中，透过离子注入而精准地控制氧化成长或硅的消耗。而且藉由离子注入掩模层的深度可以控制并调整瓶型区域。为达上述目的，本专利技术提供一种瓶型沟渠(bottle-shaped deep trench)的形成方法，包括下列步骤提供一半导体衬底。于半导体衬底中形成至少一沟渠。在沟渠中形成一离子注入掩模层，以露出沟渠的上部侧壁表面。对沟渠的上部侧壁表面进行一倾斜离子注入工艺，其中注入的离子为抑制氧化掺杂。移除离子注入掩模层，以露出该沟渠的下部侧壁表面以及底部表面。进行一热氧化工艺以形成一氧化层于沟槽表面上，其中氧化层位于沟槽上部侧壁表面的厚度小于位于沟槽下部侧壁表面以及底部表面的厚度。最后移除上部与下部侧壁表面、以及底部表面的氧化层，而形成该瓶型沟渠。综上所述，本专利技术的方法以填充的光致抗蚀剂材料或氧化物作为掩模并进行倾斜离子注入工艺，之后形成氧化速率差异大的不同区域，而形成瓶型沟渠。为让本专利技术的上述和其它目的、特征、和优点能更明显易懂，下文特举出优选实施例，并配合附图，作详细说明如下。附图说明图1～6绘示根据本专利技术一优选实施例的瓶型沟渠的工艺剖面图。附图标记说明I～区；II～区；θ～角度；100～半导体衬底；110～介电材料层；115～深沟槽；120、120a～光致抗蚀剂材料；130～第I区的侧壁表面；135～第II区的侧壁表面；140～离子注入；150～热氧化工艺；160～薄氧化层；170～厚氧化层；180～瓶型沟渠。具体实施例方式依照本专利技术一优选实施例，提供一种瓶型沟渠(bottle-shaped trench)的形成方法，包括下列主要步骤。如图1所示，提供一半导体衬底100，例如是硅衬底。之后，于上述半导体衬底100上形成一介电材料层110，例如是氧化物层、氮化物层、或上述材料的复合层。其中，上述介电材料层110的形成方法包括化学气相沉积法(CVD)、物理气相沉积法(PVD)、或热氧化法。接着，以上述介电材料层110为硬掩模而蚀刻上述介电材料层110与上述半导体衬底100，以形成一深沟渠115，其中此深沟渠115可以分为第I区与第II区。其中，上述蚀刻法通常为干蚀刻。在另一优选实施例中，亦可以在上述介电材料层110形成后，形成一光致抗蚀剂材料层，以作为介电材料层110的图案化掩模层。如图2与3所示，在上述深沟渠115中形成离子注入掩模层，例如为填满一光致抗蚀剂材料120或是氧化物。之后，凹蚀上述光致抗蚀剂材料120或是氧化物而露出第I区的侧壁表面130，而第II区的侧壁表面135被剩余的光致抗蚀剂材料120a或氧化物所覆盖。其中，上述光致抗蚀剂材料120的填充方法通常为旋涂法。而上述氧化物优选为沉积TEOS(Tetraethylorthosilicate)氧化物。其中，上述光致抗蚀剂材料120包括正光致抗蚀剂、负光致抗蚀剂、或抗反射材料。其中，上述凹蚀步骤，当光致抗蚀剂材料120作为离子注入掩模层时，使用干蚀刻，且使用四氟化碳(CF4)与氧气为反应气体。在另一优选实施例中，当氧化物作为离子注入掩模层时，凹蚀步骤亦可使用干蚀刻，但使用八氟环戊烯(C5F8)与氧气为反应气体；另外湿蚀刻亦可凹蚀氧化物，使用的溶液为氢氟酸与缓冲氢氟酸。如图4所示，以光致抗蚀剂材料120a为掩模，对上述第I区的侧壁表面130进行一倾斜离子注入工艺140。其中，离子束的入射方向与基材表面的法线方向形成一角度θ，且优选的角度θ介于7至45度之间。其中，上述离子注入工艺的离子束为抑制氧化掺杂，其来源气体可包括氩气、氖气、氙气或氮气。其中，上述离子注入工艺的能量介于10至200keV之间。其中，上述离子注入工艺的剂量介于1012至1017离子/cm2之间。由于在外露的第I区的侧壁表面130例如为注入惰性离子，因此能够在侧壁表面130部分形成活性较低的区域。因而在后续的热氧化工艺中较不易发生氧化。如图5所示，剥除上述光致抗蚀剂材料120a，例如为使用湿蚀刻，以露出上述沟渠115的第II区的侧壁表面135以及底部表面，随后并清洗该沟渠(图未显示)。湿蚀刻所使用的溶剂例如为硫酸、水、以及臭氧或过氧化氢的组合。而若为氧化物时，移除的方法例如为使用氢氟酸与缓冲氢氟酸的湿蚀刻液。接着，对上述沟渠115的整个侧壁表面以及底部表面进行一热氧化工艺150，而分别于第I区的侧壁表面130与未经离子注入的第II区的侧壁表面135形成薄氧化层160及厚氧化层170。由于第I区的侧壁表面130为活性较低的区域，因此氧化速率较低；而未经离子注入的第II区的侧壁表面135与底部表面为活性较高的区域，所以氧化速率较高，因此能够形成不同厚度的薄氧化层160及厚氧化层170。上述热氧化工艺150包括干氧化法(dryoxidation)、湿氧化法(wet oxidation)、水本文档来自技高网...

【技术保护点】
一种瓶型沟渠的形成方法，包括下列步骤：提供一半导体衬底；于该半导体衬底中形成至少一沟渠；在该沟渠中形成一离子注入掩模层，以露出该沟渠的上部侧壁表面；对该沟渠的该上部侧壁表面进行一倾斜离子注入工艺，其中注入的离 子为抑制氧化掺杂；移除该离子注入掩模层，以露出该沟渠的下部侧壁表面以及底部表面；进行一热氧化工艺以形成一氧化层于该沟槽表面上，其中该氧化层位于该上部侧壁表面的厚度小于位于该下部侧壁表面以及该底部表面的厚度；及移除该上 部与该下部侧壁表面、以及该底部表面的该氧化层，而形成该瓶型沟渠。

【技术特征摘要】
1.一种瓶型沟渠的形成方法，包括下列步骤提供一半导体衬底；于该半导体衬底中形成至少一沟渠；在该沟渠中形成一离子注入掩模层，以露出该沟渠的上部侧壁表面；对该沟渠的该上部侧壁表面进行一倾斜离子注入工艺，其中注入的离子为抑制氧化掺杂；移除该离子注入掩模层，以露出该沟渠的下部侧壁表面以及底部表面；进行一热氧化工艺以形成一氧化层于该沟槽表面上，其中该氧化层位于该上部侧壁表面的厚度小于位于该下部侧壁表面以及该底部表面的厚度；及移除该上部与该下部侧壁表面、以及该底部表面的该氧化层，而形成该瓶型沟渠。2.如权利要求1所述的瓶型沟渠的形成方法，其中形成该离子注入掩模层的方法包括在该沟渠中填满一光致抗蚀剂材料或氧化物，凹蚀该光致抗蚀剂材料或该氧化物以露出该沟渠的上部侧壁表面。3.如权利要求1所述的瓶型沟渠的形成方法，其中该热氧化工艺包括干氧化法、湿氧化法、水气氧化法、或掺氯氧化法。4.如权利要求3所述的瓶型沟渠的形成方法，其中该热氧化工艺于800至1100℃的温度下进行。5.如权...

【专利技术属性】
技术研发人员：陈全基，苏扬尧，
申请(专利权)人：茂德科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]