具有复合式衬垫的浅沟渠隔离组件的形成方法技术

本发明专利技术提供一种具有复合式衬垫的浅沟渠隔离组件的形成方法，它是在一半导体基底表面形成一垫氧化层与氮化硅掩膜层后，利用刻蚀技术形成浅沟渠，再在浅沟渠内表面依序沉积一氮化硅层及一原位蒸气产生（ＩＳＳＧ）氧化层，最后在浅沟渠中填满一层氧化物，以形成浅沟渠隔离组件。本发明专利技术的方法是可解决凹陷现象的问题，减少扭曲效应的产生，并以此增进组件电性。

【技术实现步骤摘要】

本专利技术涉及一种浅沟渠隔离组件(shallow trench isolation，STI)的形成方法，特别是关在一种。
技术介绍
为了缩短传统局部硅氧化(local oxidation of silicon，LOCOS)工艺的鸟嘴长度，提高组件的集成密度，改进的局部硅氧化工艺(Modified LOCOS)尝试以各种不同的氮化硅和垫层厚度组合或改变氮化硅在侧壁沉积的形状，以减少鸟嘴内伸的长度，但其效果仍然有限，因此目前的半导体组件的隔离结构普遍已采取可有效应用在0.25μm以下组件的浅沟渠隔离组件来作为组件间的隔离结构。通常制作浅沟渠隔离组件的方法请参阅图1至图4。首先如图1所示，在一硅基底10表面先形成一层垫氧化层12，再在其上沉积一氮化硅层14，并利用光刻工艺，以形成有浅沟渠16；随后如图2所示，利用热氧化法在浅沟渠16表面形成一衬氧化层(liner oxide)18，然后沉积一层氧化物20，使其填满浅沟渠16，如图3所示，并利用化学机械研磨(CMP)进行平坦化工艺，去除表面多余的氧化物20；最后，刻蚀去除表面的氮化硅层14及垫氧化层12，如图4所示，以完成浅沟渠隔离组件的制作。然而，上述在形成浅沟渠隔离组件时，在垫氧化层12去除步骤中容易使浅沟渠隔离组件内的氧化物20与衬氧化层18会产生如图4所示的凹陷22结构，由在此衬氧化层18与氧化物20的凹缩现象，常会造成浅沟渠隔离组件角落区域产生凹陷22的现象，造成组件电性品质降低，并在组件中产生扭曲效应，进而导致其电性不良。有鉴在此，本专利技术针对上述的技术问题，提出一种，以解决先前技术因角落凹陷所产生的该些缺点。
技术实现思路
本专利技术的主要目的是在提供一种，它利用原位蒸气产生(In Situ Steam Generation，ISSG)氧化技术制作沟渠内的复合式衬垫，以利用ISSG氧化层优异的材料特性来改善隔离氧化物凹陷的问题。本专利技术的另一目的是在提供一种，可有效减少扭曲效应的产生，以通过它增进组件特性(device characteristics)，进而得到较佳的电性品质。为达到上述的目的，本专利技术是先在一半导体基底上先形成一垫氧化层与一氮化硅掩膜层；再利用一图案化光阻层为掩膜，刻蚀该氮化硅掩膜层、垫氧化层与基底，以形成浅沟渠，而后去除该图案化掩膜层；接着，在浅沟渠表面依序形成一氮化硅层及一原位蒸气产生(ISSG)氧化层；最后，形成一层氧化物在基底上，使其填满该浅沟渠，而后去除基底表面多余的该氧化物、氮化硅层、氮化硅掩膜层与垫氧化层，以藉此形成浅沟渠隔离组件。本专利技术提供的浅沟渠隔离组件的形成方法，用以在形成浅沟槽隔离组件时，可避免浅沟槽隔离组件角落凹陷所造成的电性不良的问题，并利用CVD技术形成的氮化硅层与利用原位蒸气产生(In Situ Steam Generation，ISSG)氧化技术制作的ISSG氧化层的结构设计，可以有效防止凹陷现象的产生，并由此减少扭曲效应的产生，进而达到增进组件特性及电性品质的作用。附图说明以下结合较佳实施例及附图进一步说明本专利技术的结构特征及其有益效果。图1至图4分别为通常制作浅沟渠隔离组件的各步骤构造剖视图。图5至图9分别为通常制作浅沟渠隔离组件的各步骤构造剖视图。标号说明10基底 12垫氧化层14氮化硅层 16浅沟渠18衬氧化层 20氧化物30半导体基底32垫氧化层34氮化硅掩膜层 36图案化光阻层38浅沟渠40氮化硅层42ISSG氧化层44氧化物46浅沟渠隔离组件具体实施方式通常因浅沟渠隔离结构内的凹陷现象，导致扭曲效应的产生，进而使组件电性较差。而本专利技术是利用浅沟渠侧壁所形成的氮化硅层与原位蒸气产生(In Situ Steam Generation，ISSG)氧化层作为复合式衬垫，来改善通常缺失，以避免产生凹陷及扭曲效应，并同时得到较好的电性。图5至图9为本专利技术的一较佳实施例在制作浅沟渠隔离组件的各步骤构造剖视图，如图所示，本专利技术所揭露的方法是包括有下列步骤如图5所示，先提供一半导体基底30，并利用化学气相沉积技术在该半导体基底30表面形成一垫氧化层(pad oxide)32，其是通常由二氧化硅所组成者，再在垫氧化层32表面再沉积一氮化硅掩膜层34。接着，在半导体基底30上的氮化硅掩膜层34表面形成一图案化光阻层36，并以此图案化光阻层36为掩膜(Mask)，利用一般刻蚀技术，刻蚀去除未覆盖图案化光阻层36的氮化硅掩膜层34、垫氧化层32与半导体基底30，如图6所示，将露出的氮化硅层34、垫氧化层32与半导体基底30移除后，即可在半导体基底30中形成浅沟渠38。在刻蚀形成浅沟渠38的后，移除该图案化光阻层36。接着进行复合式衬垫的制作步骤，请参阅图7所示，利用化学气相沉积(CVD)技术，在半导体基底30与浅沟渠38表面形成一氮化硅层40，以作为绝缘保护的用；再在浅沟渠38两侧壁的氮化硅层40表面利用ISSG氧化技术形成一ISSG氧化层42；在此浅沟渠38侧壁边缘的半导体基底30内所形成的氮化硅层40与ISSG氧化层42的结构设计是可防止凹陷的产生。然后，如图8所示，利用高密度等离子沉积(High Density Plasma，HDP)方式，在半导体基底30上形成一层氧化物44，使得氧化物44填满该浅沟渠38，并完全覆盖住ISSG氧化层42表面，再通过化学机械研磨技术(CMP)对氧化物44进行一平坦化工艺，使其表面平坦化。最后，利用化学机械研磨或电浆刻蚀方式，去除半导体基底30表面多余的氧化物44、ISSG氧化层42、氮化硅层40、氮化硅掩膜层34与垫氧化层32，以形成如图9所示的浅沟渠隔离组件46。以上所述的实施例仅是为说明本专利技术的技术思想及特点，其目的在使熟习此技艺的人士能够了解本专利技术的内容并据以实施，当不能以的限定本专利技术的专利范围，即大凡依本专利技术所揭示的精神所作的均等变化或修饰，仍应涵盖在本专利技术的专利范围内。本文档来自技高网...

【技术保护点】
一种具有复合式衬垫的浅沟渠隔离组件的形成方法，其硅包括下列步骤：提供一半导体基底，其上是依序沉积一垫氧化层与一氮化硅掩膜层；在该基底表面形成一图案化光阻层；以该图案化光阻层为掩膜，刻蚀该氮化硅掩膜层、垫氧化层与该基底 ，以形成浅沟渠，而后去除该图案化光阻层；在该半导体基底上形成一氮化硅层，使其覆盖该浅沟渠的表面；利用原位蒸气产生（ＩＳＳＧ）氧化技术，形成一ＩＳＳＧ氧化层覆盖在该浅沟渠内的该氮化硅层表面；以及形成一层氧化物在该半导体 基底上，使其填满该浅沟渠，而后去除该半导体基底表面多余的该氧化物、该氮化硅层、氮化硅掩膜层与该垫氧化层，以形成浅沟渠隔离组件。

【技术特征摘要】
1.一种具有复合式衬垫的浅沟渠隔离组件的形成方法，其硅包括下列步骤提供一半导体基底，其上是依序沉积一垫氧化层与一氮化硅掩膜层；在该基底表面形成一图案化光阻层；以该图案化光阻层为掩膜，刻蚀该氮化硅掩膜层、垫氧化层与该基底，以形成浅沟渠，而后去除该图案化光阻层；在该半导体基底上形成一氮化硅层，使其覆盖该浅沟渠的表面；利用原位蒸气产生(ISSG)氧化技术，形成一ISSG氧化层覆盖在该浅沟渠内的该氮化硅层表面；以及形成一层氧化物在该半导体基底上，使其填满该浅沟渠，而后去除该半导体基底表面多余的该氧化物、该氮化硅层、氮化硅掩膜层与该垫...

【专利技术属性】
技术研发人员：江瑞星，马惠平，
申请(专利权)人：上海宏力半导体制造有限公司，
类型：发明
国别省市：31[中国|上海]