一种形成无应力浅沟渠隔离（ｓｈａｌｌｏｗ ｔｒｅｎｃｈ ｉｓｏｌａｔｉｏｎ，ＳＴＩ）结构的方法，于浅沟渠隔离结构的沟渠表面沉积一非晶硅层，并以高温氧化的方式将非晶硅层氧化为二氧化硅层，以作为沟渠的衬底氧化层。此种衬底氧化层整体的厚度皆会一致，利用此特性可避免因厚度不一致所产生的应力，进而防止半导体元件间的漏电流现象。
【技术实现步骤摘要】
无应力浅沟渠隔离结构的形成方法
本专利技术涉及一种在半导体元件工艺中，浅沟渠隔离(shallow trenchisolation，STI)结构的制作方法，特别是有关于一种无应力作用产生的浅沟渠隔离结构的制作方法。
技术介绍
在半导体的
中，通常都会将多个半导体元件整合制作在同一片半导体晶片上，因此，必须在同一半导体晶片上的各个半导体元件之间设计有适当的隔离结构，以避免在各元件之间产生非预期性的漏电或短路现象，造成不良的半导体元件特性。区域硅氧化法(Local Oxidation of Silicon，LOCOS)是以往较常被使用来制作隔离结构的方法之一。其基本做法是先利用掩模层将半导体元件覆盖起来，仅暴露出位于各半导体元件之间欲制作隔离结构的硅衬底区域。接着利用加热的方式，在暴露出的硅衬底区域上长出二氧化硅(SiO2)层。由于二氧化硅具有极佳的电性隔离效果，因此所长出的二氧化硅层即可直接做为半导体元件间的隔离结构。利用区域硅氧化法来制作隔离结构的步骤及设备都不复杂，但其所具有的缺点却在先进的半导体工艺中越来越明显。例如区域硅氧化法需要有较长的加热时间，连带会产生较高的热预算(thermal budgets)，又例如在先进的半导体工艺中，半导体元件本身的尺寸及各元件间的距离都越来越小，也越来越难以控制二氧化硅隔离结构的尺寸，因为二氧化硅隔离结构很容易就延伸到半导体元件的有源区域中，造成半导体元件的缺陷。因此，目前纷纷采用了浅沟渠隔离(shallow trench isolation，STI)的技术来制作隔离结构。其基本做法便是蚀刻硅衬底以形成沟渠，并将二氧化硅直接沉积入沟渠中来代替加热氧化硅衬底，以产生二氧化硅层的步骤。其中因为沟渠的尺寸便几乎等同于隔离结构的尺寸，所以隔离结构的尺寸便不太可能会超出所预期的尺寸，也因为没有加热的步骤，而解决了热预算过高的问题。-->图1绘示了浅沟渠隔离结构在沉积二氧化硅之前的沟渠结构。其中可看到硅衬底102上覆盖有由二氧化硅所组成的垫氧化层104，而垫氧化层104上则覆盖有由氮化硅(Si3N4)所组成的掩模层106，利用掩模层106为蚀刻掩模，可于硅衬底102上蚀刻出沟渠108。至此，依据一般的浅沟渠隔离工艺会利用高温氧化的方式在沟渠108的表面长出二氧化硅层，即衬底氧化层110。在此须加以说明的是，由于通常是使用具有单一晶格排列方向的单晶硅来做为半导体晶片衬底的材料，如图1中的硅衬底102，因此当对一硅衬底施以热氧化法时，因受限于晶格的排列方向，硅衬底上具有不同面向的部分也会具有不同的氧化速率。也就是说，在加热氧化如图1所示的沟渠结构时，沟渠108中各个平面(如侧面与底面)的硅衬底都会有着不同的氧化速率，使得各个转角处112上会长出厚薄不均的二氧化硅层。如此，在转角处112就会容易产生高应力(high stress)，以此种沟渠结构所完成的半导体元件也会因高应力作用而产生漏电流的现象。综观以上所述，在利用浅沟渠隔离工艺制作半导体元件间的隔离结构时，实须一种能降低或消除应力的方法，以减少或避免半导体元件间的漏电流现象。
技术实现思路
因此本专利技术的目的就是在提供一种在半导体元件工艺中，制作浅沟渠隔离结构的方法。本专利技术的另一目的就是在提供一种在半导体元件工艺中，降低或消除浅沟渠隔离结构的周边应力的方法。本专利技术的更一目的就是在提供一种在半导体元件工艺中，减少或避免元件间漏电流的方法。为达到本专利技术的上述目的，首先须在一硅衬底上制作一垫氧化层，以及垫氧化层上的掩模层，掩模层上并形成有一光致抗蚀剂。接着，透过光致抗蚀剂蚀刻掩模层，并将光致抗蚀剂移除。再来，利用图案化的掩模层蚀刻垫氧化层及硅衬底，用以于硅衬底上蚀刻出一沟渠。蚀刻出了沟渠之后，便须在整个结构的表面上沉积一非晶硅层。接着，利用高温氧化的方式将非晶硅层氧化成二氧化硅层，做为衬底氧化层。有了衬底氧化层后，再利用二氧化-->硅填充整个沟渠，成为一填充层。随后，利用抛光的方法将掩模层以上的二氧化硅都移除掉。最后，再利用蚀刻的方式将硅衬底表面以上的结构都去除，以完成一浅沟渠隔离结构。依据以上步骤所完成的浅沟渠隔离结构，与现有一般的浅沟渠隔离结构在用途上完全相同。不同的地方是，利用上述步骤所制作出来的浅沟渠隔离结构具有更佳的隔离特性。因为附着于沟渠内壁的衬底氧化层经由氧化非晶硅材料而得，所以衬底氧化层整体的厚度都会非常一致，如此衬底氧化层的转角部分也不会因为氧化层的厚度不均而产生应力作用，进而避免产生漏电流现象。附图说明为让本专利技术的上述和其它目的、特征、优点与实施例能更明显易懂，附图的详细说明如下：图1为传统浅沟渠隔离结构的横截面图；图2A至图2H为依据本专利技术的一优选实施例所进行的浅沟渠隔离结构制作工艺各步骤的横截面图。附图标记说明102：硅衬底 104：垫氧化层106：掩模层 108：沟渠110：衬底氧化层 112：转角202：硅衬底 204：垫氧化层206：掩模层 208：光致抗蚀剂210：沟渠 212：非晶硅层214：衬底氧化层 216：填补层218：隔离层具体实施方式由于在沟渠构造中，利用高温加热单晶硅衬底所制作出来的二氧化硅层，在转角处会因不同的晶格面向而有不同的氧化速率，故导致制作出来的二氧化硅层有厚薄不均的问题，因此本专利技术的基本构想便是在加热沟渠构造中的硅衬底部分之前，先覆盖一层非晶硅层(amorphous silicon layer)于沟渠构-->造的表面，再对沟渠构造进行加热氧化。因为非晶硅本身并不具有晶格结构，自然也无晶格排列方向的问题，所以在沟渠构造中，非晶硅层上的每一部分都能以相同的氧化速率均匀地长成厚度一致的二氧化硅层，藉以避免在沟渠结构中产生应力作用。图2A至图2H详细描绘出了符合本专利技术的一优选实施例的工艺步骤。首先在图2A中，先使用如热氧化法的工艺，在硅衬底202上制作一层由二氧化硅所组成的垫氧化层204。接着再利用如低压化学气相沉积法(LowPressure Chemical Vapor Deposition，LPCVD)的沉积工艺将如氮化硅之类的材质沉积于垫氧化层204上，做为掩模层206。最后再将光致抗蚀剂208涂布于掩模层206之上，并暴露出欲制作沟渠结构的位置。在图2B中，利用光致抗蚀剂208以及如一般的微影工艺，将垫氧化层204与掩模层206未受光致抗蚀剂208保护的部分自硅衬底202的表面移除，以形成用以蚀刻硅衬底202的掩模。随后，再将光致抗蚀剂208移除。在图2C中，利用如反应离子蚀刻法(reactive ion etch，RIE)的非等向式蚀刻工艺，透过由垫氧化层204及掩模层206所组成的掩模蚀刻硅衬底202以形成一沟渠210。利用此种方法所制作出来的沟渠，即沟渠210，一般会具有近乎垂直的侧壁，而侧壁与底面本文档来自技高网...
【技术保护点】
一种于一衬底上制作无应力浅沟渠隔离结构的方法，包含：形成一垫氧化层于该衬底上；沉积一掩模层于该垫氧化层上；涂布一光致抗蚀剂于该掩模层上；移除未受该光致抗蚀剂所覆盖的该掩模层及该垫氧化层；移除未受该掩模 层及该垫氧化层所覆盖的该衬底，以形成一沟渠；沉积一非晶硅层于该沟渠与该掩模层的表面；氧化该非晶硅层，以得到一衬底氧化层；沉积一填补层于该沟渠中与该衬底氧化层的表面；移除较该掩模层为高的该衬底氧化层与该填补层； 以及移除该掩模层、该垫氧化层以及较该衬底为高的该填补层。
【技术特征摘要】
1.一种于一衬底上制作无应力浅沟渠隔离结构的方法，包含：形成一垫氧化层于该衬底上；沉积一掩模层于该垫氧化层上；涂布一光致抗蚀剂于该掩模层上；移除未受该光致抗蚀剂所覆盖的该掩模层及该垫氧化层；移除未受该掩模层及该垫氧化层所覆盖的该衬底，以形成一沟渠；沉积一非晶硅层于该沟渠与该掩模层的表面；氧化该非晶硅层，以得到一衬底氧化层；沉积一填补层于该沟渠中与该衬底氧化层的表面；移除较该掩模层为高的该衬底氧化层与该填补层；以及移除该掩模层、该垫氧化层以及较该衬底为高的该填补层。2.如权利要求1所述的方法，其中该衬底的材质为单晶硅。3.如权利要求1所述的方法，其中该垫氧化层的形成方法是热氧化法。4.如权利要求1所述的方法，其中该掩模层的材质为氮化硅(Si3N4)。5.如权利要求1所述的方法，其中使用反应离子蚀刻法(reactive ion etch，RIE)蚀刻该衬底以形成该沟渠。6.如权利要求1所述的...
【专利技术属性】
技术研发人员：邱文斌，
申请(专利权)人：茂德科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。