包含应力调节覆盖层的互连结构及其制造方法技术

一种互连结构，其中包括： 第一或多个互连层级，一个层级叠加在另一个层级之上，每个层级包括具有大于大约百万分之２０（ｐｐｍ）的热膨胀系数（ＣＴＥ）和相关的第一内部应力的第一层面，该第一层面具有形成在其中的第一组金属线； 一个或多个第二互连层级，一个层级叠加在另一个层级之上，每个层级包括具有小于大约２０ｐｐｍ的ＣＴＥ和相关的第二内部应力，该第二层面具有形成在其中的第二组金属线；以及 形成在第一层面和第二层面之间的一个或多个应力调节覆盖层，该覆盖层具有第三内部应力，该应力被选择为补偿第一层面的第一内部应力和第二层面的第二内部应力，并且良好地减轻在该互连结构上的应力。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术一般涉及集成电路(IC)，更加特别涉及互连结构，包括多层互连结构，其中通过采用一个应力调节覆盖层而大大减小该结构的内部应力。本专利技术还涉及一种制造具有大大减小内部应力的互连结构的方法。
技术介绍
通常，半导体器件包括多个形成集成电路的电路，包括芯片(例如，线的芯片后端，或者“BEOL”)、薄膜封装和印刷电路板。集成电路可以用于计算机和电子设备并且可以包含百万个晶体管以及在单晶硅基片上制造的其他电路元件。为了使该器件工作，通常要设置一个信号路径的复杂网络，以连接在该器件的表面上分布的电路元件。随着集成电路的复杂度和数目增加，把这些信号的有效排布在该器件上变得困难。因此，形成多级或多层互连方案，例如双重镶嵌布线结构，变得更加可取，因为其在一个复杂半导体芯片上的大量晶体管之间提供高速信号路径图案中是有效的。在该互连结构中，金属通孔垂直于该硅基片，并且金属线平行于该硅基片。当前，形成在一个集成电路芯片上的互连结构由以大约1x(被称为“窄线”)的最小光刻特征尺寸而制造的至少大约2至8个布线层级所构成，并且在这些层级上的是以大于大约1x(倍)的窄线的最小宽度所制造的大约2至4个布线层级。一般来说，这些较大的布线具有等于窄线的最小宽度的大约2x和/或大约4x的宽度(被称为“宽线”)。宽线可以具有大于大约1x的窄线的最小宽度的任何宽度，通常为2x和4x。在一类现有结构中，该窄线被形成在低介电常数(k)有机聚合物绝缘层中，并且宽线由具有大约4的介电常数的二氧化硅绝缘层所制成。例如参见，Goldblatt等人所著的“A High Performance 0.13μm Copper BEOLTechnology with Low-K Dielectric”，Proceedings of IITC，2000。但是，可靠性问题与这些现有结构相关联。例如，这些结构不足以经受当前的处理操作，包括与半导体制造相关的热循环。一般来说，在制造过程中，该半导体器件在400-450℃的温度下受到大约5至20个热循环。并且在现场工作过程中，该器件进一步在大约150℃的温度下受到多次热循环。完整的IC的可靠性测试通常包括“热循环测试”，其中该部分被在所选择的低温和所选择的高温之间进行几百次循环。随着重复的热循环而增加的通孔电阻，当执行这些热循环时，出现导致在该互连结构中的金属通孔的电阻改变的各种因素。在通孔电阻中最大增量出现在该宽线层级之下的最上一个窄线层级处。与这些现有结构相关的另一个问题是在最上方窄线层和最下方宽线层的界面的位置处观察到不良的附着性。不良的附着性是由于在与该界面相关的层面中的材料的高应力程度所造成的。该现象被称为剥离。本领域的普通技术人员还不十分清楚或者完全清楚这种附着性问题的具体细节。一般认为不良附着性的问题是由于在与界面相关的层面中的材料的高应力程度所导致的。在这些层面中的每种材料具有一个内部应力，伸张或压缩，其最终导致叠加在另一个层面上的层面弯曲。通常，伸张应力具有大于0的数值，而压缩应力具有小于0的数值。如果该应力特别高，以至于在该界面上产生比层面之间的附着力更大的作用力，则出现剥离。因此，需要提供一种互连结构，其可以为该器件在最上方窄线和最下方宽线层的界面处提供更好的附着性以及提供较低的有效电容。这使得电信号更快地通过。该互连结构最好具有足够低的应力程度，即，约等于0，从而在低温(例如，室温)和高温(例如，高于约150℃)受到热循环时提供稳定的结构。最好把该结构的应力调节为相对较低的压缩值(不为0)，以用于特殊的应用。
技术实现思路
因此，本专利技术的一个目的是提供一种例如双重镶嵌型的BEOL互连结构，其在窄线和宽线层中具有减小的有效电容(即，低k)。本专利技术的一个目的还提供具有改进的附着性的一种例如双重镶嵌型的BEOL互连结构本专利技术的另一个目的是提供一种BEOL互连结构，其包括至少一个应力调节覆盖层，其形成在具有大于约百万分之20(“ppm”)的热膨胀系数(＂CTE＂)和相关的第一内部应力的第一层面与具有约小于20ppm的CTE和相关的第二内部应力的第二层面之间，其中该覆盖层具有内部应力，以补偿第一层面的第一内部应力和第二层面的第二内部应力。具有可调节应力状态的覆盖层(即，伸张与压缩)可以良好地减轻在该互连结构上的应力，即，提供一种具有足够低的内部应力的互连结构，例如，具有约等于0的内部应力。按照这种方式，该互连结构在温度循环过程中具有改进的应力匹配稳定性。与本专利技术的这些和其他目的相一致，在此提供一种互连结构，其中包括具有大于大约20ppm的CTE和相关的第一内部应力的第一层面，该第一层面具有形成在其中的第一组金属线；具有小于大约20ppm的CTE和相关的第二内部应力的第二层面，该第二层面具有形成在其中的第二组金属线；形成在第一层面和第二层面之间的应力调节覆盖层，该覆盖层具有第三内部应力，以补偿与第一层面相关的第一内部应力和与第二层面相关的第二内部应力，并且良好地减轻在该互连结构上的应力。并且，根据本专利技术，提供一种互连结构，其中包括一个或多个第一层面，其具有大于大约20ppm的CTE和形成在其中的第一组金属线；一个或多个第二层面，其具有小于大约20ppm的CTE和形成在其中的第二组金属线，其中在第一组中的每条金属线的宽度等于或大于在第二组中的每条金属线的宽度，并且在它们之间形成一个应力调节覆盖层。还公开一种用于制造互连结构的方法，其具有大大减小的内部应力，用于形成半导体器件，其中包括如下步骤a)在一个集成芯片的至少一部分上形成一个或多个层面，每个层面包括具有大于大约20ppm的CTE和相关的第一内部应力，每个第一层面具有形成于其中的第一组金属线； b)在最上层面的第一层面上形成应力调节覆盖层；c)在该覆盖层的至少一部分上形成一个或多个层级，每个层级包括第二层面，其具有小于大约20ppm的CTE和相关的第二内部应力，每个第二层面具有形成于其中的第二组金属线；其中该覆盖层具有第三内部应力，以补偿与第一层面相关的第一内部应力和与第二层面相关的第二内部应力，并且良好地减轻在互连结构上的应力。附图说明下面参照附图说明本专利技术的优选实施例，其中图1A为示出包含具有一组金属线和其内的通孔的第一层面以及其上的扩散阻挡层的互连层级的集成芯片的示意截面示图；图1B为示出包括图1A的互连层级具有一个硬掩膜覆盖层使得金属线和通孔的上部水平部分与该硬掩膜覆盖层的上表面相齐平的集成芯片的另一个实施例的示意截面示图；图2为图1A的层级的多互连层级的示意截面示图；图3为其上具有图2的多互连层级的示意截面示图；图4A为包含形成在该覆盖层上的互连层级的图3的结构的示意截面示图，该互连层级具有第二层面，其具有一组金属线和其内的通孔；图4B为示出包括图4A的互连层级具有一个硬掩膜覆盖层使得金属线和通孔的上部水平部分与该硬掩膜覆盖层的上表面相齐平的集成芯片的另一个实施例的示意截面示图；以及图5为图4A的层级的多互连层级的示意截面示图。具体实施例方式本专利技术针对于一种用于形成半导体器件的互连结构，通过采用具有相关的第一内部应力的第一层面和具有相关的第二内部应力的第二层面之间的应力调节覆盖层，该互连结构具有大大减小的内部应力。通常，与第一层面相关的本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种互连结构，其中包括第一或多个互连层级，一个层级叠加在另一个层级之上，每个层级包括具有大于大约百万分之20(ppm)的热膨胀系数(CTE)和相关的第一内部应力的第一层面，该第一层面具有形成在其中的第一组金属线；一个或多个第二互连层级，一个层级叠加在另一个层级之上，每个层级包括具有小于大约20ppm的CTE和相关的第二内部应力，该第二层面具有形成在其中的第二组金属线；以及形成在第一层面和第二层面之间的一个或多个应力调节覆盖层，该覆盖层具有第三内部应力，该应力被选择为补偿第一层面的第一内部应力和第二层面的第二内部应力，并且良好地减轻在该互连结构上的应力。2.根据权利要求1所述的互连结构，其中该第一层面包括非多孔或多孔的低k介电常数材料，其具有约小于3的介电常数，并且选自有机热固树脂聚合物、聚酰亚胺、聚芳基烯醚、苯环丁烯及其组合。3.根据权利要求2所述的互连结构，其中该多孔材料是聚芳基烯醚。4.根据权利要求1所述的互连结构，其中该第二层面包括Si、C、O和H并且具有约小于3.5的介电常数的低k无机绝缘材料。5.根据权利要求1所述的互连结构，其中第二层面包括Si、C、O、H和F并且具有约小于3.5的介电常数的低k无机绝缘材料。6.根据权利要求4所述的互连结构，其中无机绝缘材料的原子成分为大约10至大约30％的Si、大约10至大约40％的C、大约10至大约45％的O以及大约25至大约55％的H。7.根据权利要求4所述的互连结构，其中无机绝缘材料的原子成分为大约15至大约25％的Si、大约12至大约25％的C、大约15至大约35％的O以及大约30至大约50％的H。8.根据权利要求1所述的互连结构，其中第二层面包括Si、C、O和H的材料，以及第一层面包括有机热固树脂。9.根据权利要求1所述的互连结构，其中第一层面的第一应力是伸张应力，并且第二层面的第二应力是压缩应力。10.根据权利要求1所述的互连结构，其中第一层面的第一应力是伸张应力，并且第二层面的第二应力是伸张应力。11.根据权利要求10所述的互连结构，其中该覆盖层是包括Si、C、N和H并且具有压缩应力的材料。12.根据权利要求11所述的互连结构，其中包括Si、C、N和H的材料具有大约10至大约40％的Si、大约10至大约30％的C、大约5至大约30％的N以及大约20至大约50％的H。13.根据权利要求1所述的互连结构，其中进一步包括在第一层面上的第一扩散阻挡层以及在第二层面上的第二扩散阻挡层。14.根据权利要求13所述的互连结构，其中该第一和第二扩散阻挡层由相同或不同的材料所形成。15.根据权利要求14所述的互连结构，其中该扩散阻挡层由选自Si3N4、SiON、SiC、SiCH、SiCNH和SiCN的材料所形成。16.根据权利要求1所述的互连结构，其中该金属线由相同或不同的导电材料所形成。17.根据权利要求16所述的互连结构，其中该导电材料是W、Cu、Al、Ag、Au或其合金。18.根据权利要求16所述的互连结构，其中第二组金属线具有第一组金属线宽度的n倍的宽度，其中n约大于1。19.根据权利要求1所述的互连结构，其中第一互连层级形成在含硅基片或芯片的表面上。20.根据权利要求1所述的互连结构，其中进一步包括形成在第一和第二金属线中的衬里。21.根据权利要求20所述的互连结构，其中该衬里包括TiN、TaN、Ta、WN、W、TaSiN、TiSiN或其混合物以及其多层结构。22.根据权利要求1所述的互连结构，其中包括两个相同或不同的应力调节覆盖层，使得该互连结构的应力约等于0，并且满足如下方程(I)t1Sc1+t2Sc2+t3Ss1+t4Ss2＝0 (I)其中，t1为第一覆盖层的厚度，Sc1为与第一覆盖层相关的应力，t2为第二覆盖层的厚度，Sc2为与第一覆盖层相关的应力，t3为第一层面的厚度，Ss1为与第一层面相关的应力，...

【专利技术属性】
技术研发人员：斯蒂芬·M·盖茨，蒂莫西·J·多尔顿，约翰·A·费兹西门斯，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：