半导体器件及其制造方法技术

一种半导体器件，包括： 基板； 第一绝缘膜，提供在基板上并具有最多为预定值的相对介电常数； 第二绝缘膜，提供在第一绝缘膜的表面上并具有大于预定值的相对介电常数； 布线，提供在用于布线的凹槽中，穿过第二绝缘膜形成并延伸到第一绝缘膜内；以及 虚拟布线，提供在用于虚拟布线的凹槽中，穿过第二绝缘膜形成并延伸到第一绝缘膜内，并且位于与提供布线的区域隔开的预定区域中。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本申请涉及半导体器件布线附近的结构，特别涉及包括如系统LSI和高速逻辑LSI的多层布线结构的半导体器件，其中每层的绝缘膜相对于CMP的耐久性得到增强，并且涉及器件的制造方法。
技术介绍
近些年来，为了减小LSI的布线RC延迟并增强多层布线能力，已使用了具有低电阻的布线和具有低相对介电常数的绝缘膜。对于具有低电阻的布线材料，例如可以使用电阻率约为1.8μΩcm的铜(Cu)。此外，对于具有低相对介电常数的绝缘膜，例如使用含有有机成分并且相对介电常数k约为2.5或更小的低相对介电常数膜(低k膜)。一般来说，使用如Cu、W和Al等材料形成称做镶嵌布线的工艺包括化学机械抛光(CMP)工艺。此外，由于大多数低相对介电常数膜具有多孔结构，因此在CMP工艺中相对于机械应力(加载)膜变得相当脆弱。当对低相对介电常数膜进行CMP时，膜自身被机械应力损坏，因而基本上不能对低相对介电常数膜直接进行CMP。因此，包括无孔结构的另一绝缘膜通常提供在低相对介电常数膜上以防止低相对介电常数膜被CMP损坏。然而，包括绝缘膜和低相对介电常数膜的大多数叠置膜在界面处具有相当弱的粘附性。因此，当对叠置膜进行CMP时，在大多数情况中绝缘膜与低相对介电常数膜剥离。当将叠置膜用在单个层时，不容易发生界面处的膜剥离。然而，当叠置膜层叠在多个层时，在层与层之间的界面处容易发生膜剥离。因此，要实现其中将作为叠置膜的层间绝缘膜层叠在多个层的多层布线结构，需要其中各层之中膜的粘附性强于CMP的加载的膜结构。特别是，要形成其中层数超过十并且在如系统LSI和高速逻辑LSI等下一代半导体器件中需要的层间绝缘膜，需要各层之中膜的粘附性较大的膜结构。
技术实现思路
根据本专利技术的一个方面，提供一种半导体器件，包括基板；第一绝缘膜，提供在基板上并具有最多为预定值的相对介电常数；第二绝缘膜，提供在第一绝缘膜的表面上并具有大于预定值的相对介电常数；布线，提供在用于布线的凹槽中，穿过第二绝缘膜形成并延伸到第一绝缘膜内；以及虚拟布线，提供在用于虚拟布线的凹槽中，穿过第二绝缘膜形成并延伸到第一绝缘膜内，位于与提供布线的区域隔开的预定区域中。根据本专利技术的另一方面，提供一种半导体器件，包括基板；第n层的层间绝缘膜(n为1或大于1的整数)，提供在基板上并包括具有最多为预定值的相对介电常数的第一绝缘膜，和提供在第一绝缘膜的表面上并具有大于预定值的相对介电常数的第二绝缘膜；第(n+1)层的层间绝缘膜，提供在第n层的层间绝缘膜上，并且包括具有最多为预定值的相对介电常数的绝缘膜；第n层的布线，提供在用于第n层布线的凹槽中，形成在第n层的层间绝缘膜中；第n层的虚拟布线，提供在用于第n层虚拟布线的凹槽中，在与提供第n层布线的区域隔开的预定区域中第n层的层间绝缘膜中形成；第(n+1)层的布线，提供在用于第(n+1)层布线的凹槽中，形成在第(n+1)层的层间绝缘膜中；以及第(n+1)层的虚拟布线，提供在用于第(n+1)层虚拟布线的凹槽中，穿过第(n+1)层的层间绝缘膜形成，以延续第n层的虚拟布线。根据本专利技术的再一方面，提供一种半导体器件的制造方法，包括在基板上提供相对介电常数最多为预定值的第一绝缘膜；在第一绝缘膜的表面上提供相对介电常数大于预定值的第二绝缘膜；形成用于布线的凹槽，穿过第二绝缘膜并延伸到第一绝缘膜内，以及还形成用于虚拟布线的凹槽，穿过第二绝缘膜并延伸到与用于布线的凹槽的形成区域隔开的预定区域中的第一绝缘膜内；在第二绝缘膜的表面上、用于布线的凹槽内以及用于虚拟布线的凹槽内提供导电材料；以及通过抛光并除去第二绝缘膜表面上的导电材料，在用于布线的凹槽内留下导电材料形成布线，并且在与布线的形成区隔开的预定区域中用于虚拟布线的凹槽内留下导电材料形成虚拟布线。附图说明图1A到1D示出了根据第一实施例的半导体器件的制造方法的工艺剖面图；图2A到2C示出了根据第一实施例的半导体器件的制造方法的工艺剖面图；图3A到3B示出了根据第一实施例的半导体器件的制造方法的工艺剖面图和平面图；图4A到4B示出了根据第一实施例的半导体器件的虚拟布线附近的剖面图和平面图；图5A到5B示出了根据现有技术的一层内或各层之间绝缘膜的剥离剖面图；图6A到6M示出了平面图中的图形的形状形成线对称图的虚拟布线的平面图；图7A到7H示出了平面图中的图形的形状形成点对称图的虚拟布线的平面图；图8A到8C示出了平面图中的图形的形状在线对称图中形成一对的虚拟布线的平面图；图9A到9C示出了平面图中的图形的形状在点对称图中形成一对的虚拟布线的平面图；图10示出了根据第二实施例的半导体器件的虚拟布线附近的剖面图；图11示出了根据第三实施例的半导体器件的虚拟布线附近的剖面图；图12示出了根据第四实施例的半导体器件的虚拟布线附近的剖面图；图13示出了根据第五实施例的半导体器件的虚拟布线附近的剖面图；以及图14示出了根据第六实施例的半导体器件的虚拟布线附近的剖面图。具体实施例方式下文将参考附图介绍本专利技术的各实施例。(第一实施例)首先，介绍第一实施例。图1A到1D和图2A到2C示出了根据第一实施例的半导体器件的制造方法的工艺剖面图。图3A到3B示出了根据第一实施例的半导体器件的制造方法的工艺剖面图和平面图。图4A到4B示出了根据第一实施例的半导体器件的虚拟布线附近的剖面图和平面图。图5A到5B示出了根据现有技术的一层内或各层之间绝缘膜的剥离剖面图。图6A到6M、图7A到7H、图8A到8C以及图9A到9C示出了在第一实施例中形成的虚拟布线的具体例子，通过平面图中图形的形状的类型进行分类。在第一实施例中，介绍包括多层布线结构的半导体器件。在结构中，布线包括所谓的双镶嵌布线结构，其中布线主体部分和通路孔栓塞(接触栓塞)一体地形成，并且布线为四层叠置。还将介绍包括多层布线结构的半导体器件的制造方法。在本实施例中使用的虚拟布线为从虚拟布线上看图形的形状形成线对称的虚拟布线。具体地，使用在平面图中图形的形状具有类似于字母C形状的虚拟布线。下面根据制造步骤的顺序介绍本实施例的。首先，如图1A所示，相对介电常数不大于预定值的第一绝缘膜2提供在其上形成有元件隔离区和各种半导体元件(未示出)的半导体基板1上。具体地，对于具有2.5或更小相对介电常数的绝缘膜的低相对介电常数膜(低k膜)2，通过旋转涂覆在基板1的表面上淀积约300nm厚的例如JSR公司制造的LKD-5109。随后，相对介电常数膜大于预定值的第二绝缘膜3提供在低相对介电常数膜2上。具体地，例如通过CVD工艺在低相对介电常数膜2的表面上淀积约60nm的SiC膜3，SiC膜是相对介电常数膜大于2.5的绝缘膜。因此，包括低相对介电常数膜2和SiC膜3的第一层的层间绝缘膜4形成在半导体基板1上。应该注意，在本实施例中，假定与第一层的低相对介电常数膜2相同的由JSR公司制造的LKD-5109用在以后介绍的第二到第四层的每一个低相对介电常数膜2中。类似地，假设与第一层的绝缘膜3相同的SiC膜3用在第二到第四层的每一层的绝缘膜3中。接下来，如图1B所示，用于布线的凹槽(沟槽)5和用于虚拟布线的凹槽(沟槽)6穿过SiC膜3形成到低相对介电常数膜2内。例如通过RIE工艺形成每个深度约200nm的凹槽5和凹槽6。在本本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，包括基板；第一绝缘膜，提供在基板上并具有最多为预定值的相对介电常数；第二绝缘膜，提供在第一绝缘膜的表面上并具有大于预定值的相对介电常数；布线，提供在用于布线的凹槽中，穿过第二绝缘膜形成并延伸到第一绝缘膜内；以及虚拟布线，提供在用于虚拟布线的凹槽中，穿过第二绝缘膜形成并延伸到第一绝缘膜内，并且位于与提供布线的区域隔开的预定区域中。2.根据权利要求1的器件，其中包括第一和第二绝缘膜的至少两层层间绝缘膜提供在基板上；以及虚拟布线提供在第二和随后各层的每一层的层间绝缘膜中，穿过每层的层间绝缘膜并延续到提供在下一个较低层间绝缘膜中的虚拟布线。3.根据权利要求1的器件，其中包括第一和第二绝缘膜的至少三层层间绝缘膜提供在基板上；虚拟布线提供在第n层(n为1或更大的整数)的层间绝缘膜中，穿过第二绝缘膜并延伸到第一绝缘膜内；虚拟布线提供在第(n+2)层和随后各层的预定层的层间绝缘膜中，穿过第二和第一绝缘膜，并且位于第二绝缘膜的那部分虚拟布线沿预定层的层间绝缘膜的表面并且在提供在第n层的层间绝缘膜中的虚拟布线上延伸，比位于第一绝缘膜的那部分距离长；以及至少一个虚拟布线提供在位于第n层和第(n+2)层和随后各层中的预定层之间的至少一个层间绝缘膜中，穿过第二和第一绝缘膜并延续到提供在相邻层的层间绝缘膜中。4.根据权利要求1的器件，其中提供在形成于基板表面上第一绝缘膜中和形成在第一绝缘膜表面上的第二绝缘膜中的虚拟布线穿过第一和第二绝缘膜并延续到基板的表面。5.根据权利要求1的器件，其中虚拟布线的单个单元的平面图中的图形的形状为非线性形状。6.根据权利要求1的器件，其中虚拟布线提供在与提供布线的区域隔开的预定区域中的多个位置中。7.根据权利要求1的器件，其中与提供布线的区域隔开的预定区域距离提供布线的布线形成区100μm或更少。8.根据权利要求1的器件，其中相对介电常数的预定值为2.5。9.根据权利要求3的器件，其中提供在第n层的层间绝缘膜中的虚拟布线穿过第一和第二绝缘膜，并且位于第n层的第二绝缘膜的那部分虚拟布线沿层间绝缘膜的表面延伸，比位于第一绝缘膜的那部分距离长。10.根据权利要求3的器件，其中至少四层层间绝缘膜提供在基板上；至少一对虚拟布线组提供在层间绝缘膜中；一组虚拟布线包括提供在第n层层间绝缘膜中的虚拟布线；提供在第(n+2)层和随后各层中的预定层的层间绝缘膜中的虚拟布线；以及提供在位于第n层和第(n+2)层和随后各层中的预定层之间的至少一个层间绝缘膜中的至少一个虚拟布线；其它的虚拟布线组提供在比一组虚拟布线高至少一层的上层，其它的虚拟布线组的至少最低的虚拟布线提供在比一组虚拟布线的最上虚拟布线低的层。11.根据权利要求5的器件，其中虚拟布线的单个单元的平面图中的图形的形状表示图案、字符和数字中的至少一种。12.根据权利要求5的器件，其中虚拟布线的单个单元的平面图中的图形的形状为线性对称图案，图案相对于一个点对称、一对图案相互线性对称以及一对图案相对于一个点对称中的至少一种。13.根据权利要求5的器件，其中虚拟布线具有绝缘膜在虚拟布线的单个单元的平面图中保持为整体的形状。14.根据权利要求6的器件，其中以整个布局图形的形状具有对称性的方式排列提供在预定区域多个位置中的虚拟布线。15.根据权利要求7的器件，其中提供的虚拟布线占据离布线形成区100μm或更小的区域的0.000001％或更多的区域。16.根据权利要求10...

【专利技术属性】
技术研发人员：仓嶋延行，南幅学，福岛大，竖山佳邦，矢野博之，
申请(专利权)人：株式会社东芝，
类型：发明
国别省市：