使用源极沟渠的分离栅极式快闪存储器元件制作方法技术

一种使用源极沟渠的分离栅极式快闪存储器元件制作方法，至少包括下列步骤：形成栅极氧化层于一半导体底材上；形成浮置栅极堆叠于该栅极氧化层上表面，其中该浮置栅极堆叠包括了下层的浮置栅极与上层的绝缘层；形成层间介电层于该栅极氧化层、与该浮置栅极堆叠的外表面；制作控制栅极于该浮置栅极堆叠侧壁外缘的该层间介电层表面上；进行第一次离子植入程序，以形成漏极区域于邻接该浮置栅极堆叠的该半导体底材中；形成光阻于此半导体底材上，并制作图案露出欲掺杂的源极区域表面；蚀刻此欲掺杂的源极区域表面，以形成一沟渠结构；进行第二次离子植入程序，以便在邻接该浮置栅极的该半导体底材中形成源极掺杂；去除光阻；进行热回火；且形成氧化层于源极沟渠表面。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及半导体制作技术，尤其是可改善源极区域离子植入效果的一种。一般而言，在制作集成电路时，往往会定义相当数量的存储器元件，以有效增加储存资料的能力。常用的存储元件，如动态存取存储器(DRAM)或静态存取存储器(SDRAM)等等挥发性存储器，其主要缺点为当电源关闭时，所储存的资料将完全消失。所以，对于某些需要在电源关闭时，仍可保留输入资料的装置、系统而言，需使用非挥发性存储器元件。其中，包括只读存储器(ROM)，可程序只读存储器(PROM)，可抹除可程序只读存储器(EPROM)，电子可抹除可程序只读存储器(EEPROM)，以及快闪存储器等等存储器元件，皆可在电源中断后，长时间的保留输入的资料。请参照附图说明图1，该图所显示为典型的分离式栅极快闪存储器(SPLIT-GATEFLASH)10。此分离式栅极快闪存储器元件10是建构于一半导体底材12上，且4其中包括了两组共用源极区域26的快闪存储器存储单元。如图所示，两个浮置栅极20分别形成于源极区域26的两侧，且两个控制栅极14分别形成于浮置栅极20的外缘侧壁上。其中，此控制栅极14并通过层间氧化层16、绝缘层18、以及栅极氧化层22，而跟源极区域26与浮置栅极20产生绝缘、隔离的作用。至于在控制栅极14边缘部份的半导体底材中，则各自形成两组快闪存储器存储单元的漏极区域24。一般而言，欲形成图1中的分离栅极式快闪存储器元件10，可先形成一薄氧化层于半导体底材12上表面，以作为栅极氧化层22。接着，在定义浮置栅极20的同时，并于其上表面形成绝缘层18的堆积，而成为堆叠的栅极结构。其中并尽量使浮置栅极20的边角，具有上翘的尖端，以便在进行抹除程序时，位于浮置栅极20中的电子，可由此尖端进行放电。接着，可形成层间氧化层16，以覆盖于绝缘层18、浮置栅极20与栅极氧化层22的外表面，再定义位于浮置栅极结构侧壁上的控制栅极14。随后，再通过使用控制栅极14与浮置栅极20作为罩幕，对半导体底材12进行离子植入程序，以定义出漏极区域24与源极区域26。如此，便可完成所需的分离栅极式快闪存储器元件10。但值得注意的是，由于源极区域26的掺杂程序，是在光阻上形成图案后，露出源极区域，以光阻、控制栅极14与浮置栅极20来作为掺杂罩幕，直接对晶圆底材20进行掺杂，因此会受到掺杂面积的影响，无法达到如计划掺质区域的大小。在此情形下，有可能会发生源极区域与浮置栅极耦合不足的情形，而耦合不足的结果将使得程序化与抹除的速度降低。如图2所示，L1为程序化(programming)时电子的移动路径、L2为抹除化(erasing)电子移动路径，源极区域与浮置栅极耦合不足，将使快闪存储器在进行抹除化或程序化的速率减缓。在线宽的需求趋向为越来越小的情形下，即使可增加植入离子浓度，并通过高温热回火的方式来驱使植入离子向周围扩散，其效果亦有限。这种方式一方面需要更高的植入能量以提供热回火后足够的源极耦合，另一方面却会造成浮置栅极氧化层的损伤。若为避免破坏浮置栅极氧化层，则势必会有源极耦合不足的情形。通过埋入制程(embedded process)，增加额外的热预算以趋动源极区域植入的离子的扩散效果有限。欲达到与浮置栅极有足够的源极耦合，必需使植入离子侧边扩散的效果增强。这是目前亟待改善的问题。为达到上述目的，本专利技术的具体技术方案为一种，至少包括下列步骤形成栅极氧化层于一半导体底材上；形成浮置栅极堆叠于该栅极氧化层上表面，其中该浮置栅极堆叠包括了下层的浮置栅极与上层的绝缘层；形成层间介电层于该栅极氧化层、与该浮置栅极堆叠的外表面；制作控制栅极于该浮置栅极堆叠侧壁外缘的该层间介电层表面上；进行第一次离子植入程序，以形成漏极区域于邻接该浮置栅极堆叠的该半导体底材中；形成光阻于此半导体底材上，并制作图案露出欲掺杂的源极区域表面；蚀刻此欲掺杂的源极区域表面，以形成一沟渠结构；进行第二次离子植入程序，以便在邻接该浮置栅极的该半导体底材中形成源极掺杂；去除光阻；进行热回火制程，扩散源极植入离子达期望分布；且形成氧化层于源极沟渠表面。其中，上述浮置栅极使用倾斜蚀刻来定义，以便该浮置栅极两侧边角形成尖端。上述浮置栅极使用热氧化法于多晶硅表面形成中间厚两端薄的枣核状氧化硅层来定义，以便该浮置栅极两侧边角形成尖端。上述的层间介电层是由氧化硅材料所构成，且用以作为该快闪存储器元件的穿遂氧化层。上述的沟渠以倾斜蚀刻的方式，形成两侧壁倾斜的沟渠。而上述浮置栅极堆叠的形成，至少包含下列步骤形成一多晶硅层在栅极氧化层上表面；形成一氮化硅层在该多晶硅层上表面；形成光阻于该氮化硅层上表面，并制作图案露出欲形成浮置栅极堆叠的区域；蚀刻该氮化硅层以形成开口图案，并曝露出部份该多晶硅层上表面；形成氧化区块于该多晶硅层上；去除光阻；去除氮化硅层；且使用该氧化区块作为蚀刻罩幕，对该多晶硅层进行蚀刻，而定义出该浮置栅极于半导体底材上，其中该浮置开极两侧边角并具有向上凸起的尖端结构。本专利技术还公开了一种使用沟渠源极增进源极与浮置栅极连结性的方法，至少包括下列步骤提供一半导体底材，其中在该半导体底材上已定义一源极区域；形成分离栅极式快闪存储器元件于该半导体底材上；形成一沟渠源极于该源极区域中；进行源极布植程序；形成一栅极氧化层于该沟渠源极的侧壁上；对上述源极布植进行侧向扩散；且对该半导体底材进行热回火程序。其中，上述的沟渠源极具有倾斜侧壁，该侧壁具有约10至45度的切入角。上述的源极布植是使用磷离子以10至45度的斜角进行布植，且剂量约在1E15至1E16(atoms/cm2)，而能量则约为10至50KeV。上述源极布植的该侧向扩散是在温度约850至950℃间。使用本专利技术的方法来制作快闪存储器元件，具有相当的优点。如同上述，由于整个集成电路的尺寸不断的缩小，所以在制作存储器元件的离子植入程序中，所形成的源极区域会有与浮置栅极耦合不足的情况。在制作快闪存储器元件中，传统技术在定义源极区域时，是直接对欲形成的源极区域进行离子植入，如此一来，在元件集成度增加，线宽变窄的情形下，离子植入的效果不佳，形成掺质区域和浮置栅极耦合不足，使存储器的抹除化(erasing)与程序化(programming)的速度减缓。而增加离子植入的能量，虽可使植入效果变好，却也同时会对浮置栅极造成损害，且需额外的热预算。但使用本专利技术所揭露的方法，则是在源极区域，先形成一沟渠。再利用此沟渠结构，使植入离子得到理想的分布。此法因沟渠的存在可减低离子植入所需的能量，沟渠越深，所需达成离子植入的计划范围的能量越少。同时源极沟渠亦可增加植入离子侧边扩散的效果，特别是具倾角的沟渠。请参照图3A，在一较佳具体实施例中，首先提供一具<100>晶向的单晶硅底材100。一般而言，其它种类的半导体材料，诸如砷化镓(galliumarsenide)、锗(germanium)或是位于绝缘层上的硅底材(silicon oninsulator，SOI)皆可作为半导体底材使用。另外，由于半导体底材表面的特性对本专利技术而言，并不会造成特别的影响，所以其晶向亦可选择<110>或<111>。接着，在半导体底材100本文档来自技高网...

【技术保护点】
一种使用源极沟渠的分离栅极式快闪存储器元件制作方法，其特征是：该方法至少包括下列步骤： 形成栅极氧化层于一半导体底材上； 形成浮置栅极堆叠于该栅极氧化层上表面，其中该浮置栅极堆叠包括了下层的浮置栅极与上层的绝缘层； 形成层间介电层于该栅极氧化层、与该浮置栅极堆叠的外表面； 制作控制栅极于该浮置栅极堆叠侧壁外缘的该层间介电层表面上； 进行第一次离子植入程序，以形成漏极区域于邻接该浮置栅极堆叠的该半导体底材中； 形成光阻于此半导体底材上，并制作图案露出欲掺杂的源极区域表面； 蚀刻此欲掺杂的源极区域表面，以形成一沟渠结构； 进行第二次离子植入程序，以便在邻接该浮置栅极的该半导体底材中形成源极掺杂； 去除光阻； 进行热回火制程，扩散源极植入离子达期望分布；且 形成氧化层于源极沟渠表面。

【技术特征摘要】
1.一种使用源极沟渠的分离栅极式快闪存储器元件制作方法，其特征是该方法至少包括下列步骤形成栅极氧化层于一半导体底材上；形成浮置栅极堆叠于该栅极氧化层上表面，其中该浮置栅极堆叠包括了下层的浮置栅极与上层的绝缘层；形成层间介电层于该栅极氧化层、与该浮置栅极堆叠的外表面；制作控制栅极于该浮置栅极堆叠侧壁外缘的该层间介电层表面上；进行第一次离子植入程序，以形成漏极区域于邻接该浮置栅极堆叠的该半导体底材中；形成光阻于此半导体底材上，并制作图案露出欲掺杂的源极区域表面；蚀刻此欲掺杂的源极区域表面，以形成一沟渠结构；进行第二次离子植入程序，以便在邻接该浮置栅极的该半导体底材中形成源极掺杂；去除光阻；进行热回火制程，扩散源极植入离子达期望分布；且形成氧化层于源极沟渠表面。2.如权利要求1所述的使用源极沟渠的分离栅极式快闪存储器元件制作方法，其特征是上述浮置栅极使用倾斜蚀刻来定义，以便该浮置栅极两侧边角形成尖端。3.如权利要求1所述的使用源极沟渠的分离栅极式快闪存储器元件制作方法，其特征是上述浮置栅极使用热氧化法于多晶硅表面形成中间厚两端薄的枣核状氧化硅层来定义，以便该浮置栅极两侧边角形成尖端。4.如权利要求1所述的使用源极沟渠的分离栅极式快闪存储器元件制作方法，其特征是上述的层间介电层是由氧化硅材料所构成，且用以作为该快闪存储器元件的穿遂氧化层。5.如权利要求1所述的使用源极沟渠的分离栅极式快闪存储器元件制作方法，其特征是上述的沟渠以倾斜蚀刻的方式，形成两侧壁倾斜的沟渠。6.如权利要求1...

【专利技术属性】
技术研发人员：谢佳达，郭迪生，林崇荣，朱文定，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：71[中国|台湾]