含绝缘体的半导体装置及其制造方法制造方法及图纸

本发明专利技术公开了一种半导体装置与其制造方法，旨在提供具有以没有空隙等缺陷的膜质良好的绝缘膜填充细沟的内部而显示良好隔离特性的元件隔离结构的半导体装置与其制造方法。该半导体装置包括半导体衬底（１）和隔离绝缘体（２ａ～２ｃ）。其中，半导体衬底（１）的主表面上有沟（１７ａ～１７ｃ）形成，隔离绝缘体（２ａ～２ｃ）用热氧化法形成于沟的内部，将半导体衬底（１）的主表面上的元件形成区域隔离。所述隔离绝缘体（２ａ～２ｃ）是多个氧化膜（３ａ～３ｃ、４ａ～４ｃ、５ａ～５ｃ、６ｂ、７ｂ）的叠层体。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种半导体装置及其制造方法，特别是涉及一种可抑制在绝缘膜上产生空隙等缺陷的半导体装置及其制造方法。
技术介绍
以半导体存储器等为代表的传统的半导体装置中，在半导体衬底的主表面上形成为了形成场效应晶体管等电路元件的元件形成区域和为了隔离该元件形成区域的元件隔离结构。有一种称为STI(Shallow Trench Isolation浅沟隔离)的结构，就是该元件隔离结构之一。图36～图39是为了说明传统的半导体装置的STI形成方法的剖视图。以下，参照图36～图39，对传统的半导体装置的STI制造方法进行说明。首先，在半导体衬底101(参照图36)的主表面上用热氧化法形成氧化硅膜115(参照图36)。在该氧化硅膜115上用低压化学气相淀积法(LPCVD法Low Pressure Chemical Vapor Deposition)等形成氮化硅膜116(参照图36)。在氮化硅膜116上用光刻法形成带图案的保护膜(未图示)。将该带图案的保护膜作为掩模，利用普通的各向异性蚀刻形成沟117a～117c(参照图36)。从而得到如图36所示的结构。接着，如图37所示，形成从沟117a～117c的内部延伸到氮化硅膜116的上部表面的氧化硅膜150。形成该氧化硅膜150的方法可采用如用四乙氧基硅(TEOS)的LPCVD法。接着，使用光刻法与干蚀刻法(各向异性蚀刻法)除去位于氮化硅膜116上的氧化硅膜150部分。然后，用化学机械研磨法(CMP法Chemical Mechanical Polishing)平坦化氧化硅膜150的上部表面。结果，如图38所示，得到在沟117a～117c的内部分别被氧化硅膜150a～150c填充的结构。接着，以蚀刻法等除去氮化硅膜116(参照图38)与氧化硅膜115(参照图38)。结果，如图39所示，可在半导体衬底101的主表面的沟117a～117c的内部得到配置了构成STI的氧化硅膜150a～150c的结构。然后，在由构成该元件隔离结构(STI)的氧化硅膜150a～150c隔离的元件形成区域上形成场效应晶体管等电路元件。现在，越来越要求半导体装置的微型化、高集成化。随着这样的半导体装置的微型化，所述元件隔离结构也必须缩小其尺寸。如图36～图39所示，为了微型化STI结构，要形成比传统的宽度更窄的沟117a～117c(参照图37)的同时，必须用氧化硅膜150(参照图37)填充该窄沟117a～117c的内部。图37所示的工序中，为了形成氧化硅膜150而使用采用TEOS的LPCVD法，但是，沟117a～117c的宽度变窄的话，如图40所示，会在沟117a、117c的内部的氧化硅膜150中形成空隙151。这是由于所述的采用TEOS的LPCVD法形成的氧化硅膜150的台阶覆盖性(step coverage)不充分而产生。即，在采用TEOS的LPCVD法中，在沟117a～117c的内部形成氧化硅膜150时，在沟117a～117c的上部的氧化硅膜150的膜成长速度大于在沟117a～117c的底部的氧化硅膜150的膜成长速度。因此，在沟117a、117c的上部，在沟117a、117c的相对的侧壁面上成长的氧化硅膜150的部分之间会比其它部分先接触(形成沟117a、117c的上部由氧化硅膜150封闭的状态)。此时，如上所述由于在沟117a、117c的底部上氧化硅膜的膜成长速度相对较慢，所以，如图40所示，沟117a、117c的上部因氧化硅膜150封闭时，沟117a、117c的内部形成空隙151。此处，图40是为了说明传统的半导体装置的问题的剖视图，表示LPCVD法形成的氧化硅膜150上形成空隙的状态。是否形成该等空隙151虽然也依赖于LPCVD法的工艺条件，但是专利技术人研究结果显示如果沟117a、117c的宽度(隔离宽度)小于0.2μm时，所述的空隙151形成的概率会变高。如果形成这样的空隙151，最终会恶化在沟117a～117c内部形成的以氧化硅膜150构成的元件隔离结构的隔离特性。并且，也有考虑采用高密度等离子CVD法(HDP-CVD法HighDensity Plasma Chemical Vapor Deposition高密度等离子体化学气相淀积)，作为在宽度窄的沟117a、117c的内部形成氧化硅膜150(参照图37)另一种方法。HDP-CVD法中，在沟的内部形成氧化硅膜的同时，在沟的上部氧化硅膜被蚀刻。因此，可降低在沟的上部相对于沟的壁面上形成的氧化硅膜比其它部分先接触的概率，并可降低沟的内部形成空隙的危险性。但是，用HDP-CVD法时，随着沟117a～117c(参照图41)的宽度变窄，为了抑制所述空隙的形成，必须增加蚀刻(在沟117a～117c(参照图41)的上部增大氧化硅膜150(参照图41)被蚀刻时的蚀刻速度)。结果，用HDP-CVD法形成氧化硅膜1 50(参照图41)时，如图41所示，在沟117a～117c的上部不仅是氧化硅膜150，有时还蚀刻到氮化硅膜116、氧化硅膜115甚至半导体衬底101。图41是说明传统的半导体装置的问题的剖视图，表示用HDP-CVD法形成氧化硅膜150的情况。此时，半导体衬底101中，沟117a～117c的上部形成削断部152。如果形成这样的削断部152，就有时会产生在沟117a～117c内部形成的氧化硅膜150构成的元件隔离结构的隔离特性恶化。专利技术人研究的结果中，虽然抑制了如上的削断部152的产生，但是被氧化硅膜150填充的沟117a～117c宽度界限还只是0.12μm。而且，用上述的LPCVD法或HDP-CVD法形成的氧化硅膜150(参照图40、图41)跟用热氧化法(以对硅膜进行热氧化来形成氧化硅膜的方法)得到的氧化硅膜相比，其膜中杂质含量高，并且其成分也经常不稳定。这样，由LPCVD法或HDP-CVD法得到的氧化硅膜的膜质量比用热氧化法得到的氧化硅膜的膜质量更差，因此，用所述的LPCVD法等形成的元件隔离结构的隔离特性会恶化。而且，这样的隔离特性的恶化会随着沟117a～117c的宽度变小更加显著。
技术实现思路
本专利技术的目的是提供一种以没有空隙等缺陷的膜质量良好的绝缘膜来填充细沟内部，从而提供隔离特性良好的元件隔离结构的半导体装置及其制造方法。依据本专利技术的第一方面的半导体装置中，设有半导体衬底和隔离绝缘体。在半导体衬底的主表面形成有沟。隔离绝缘体用热氧化法形成于沟的内部，且在半导体衬底的主表面隔离出元件形成区域。所述隔离绝缘体是多个氧化膜层的叠层体。这样，如在后述的制造方法所知，在沟的内部形成膜厚比沟宽度充分小的硅膜等成为氧化膜层基础的膜后，通过重复进行热氧化该硅膜等的膜的工序，可得到本专利技术的绝缘体。而且，由于在形成所述氧化膜层为基础的硅膜时，采用台阶覆盖性好的成膜方法，从而可降低由于沟的上部被封闭而产生的空隙等缺陷形成的危险性。依据本专利技术的另一方面的半导体装置中，设有半导体衬底和绝缘体。其半导体衬底上有形成凹凸部分的主表面。绝缘体形成于凹凸部分上，由含n型杂质元素的多个氧化膜层的叠层体构成。此时，由于可根据n型杂质元素捕捉碱金属等杂质原子，从而可抑制氧化膜层中的杂质原子的扩散。因此，可抑制由碱金属等杂质原子导致的半导体元件的特性恶化。依据本发本文档来自技高网...

【技术保护点】
一种半导体装置，其中设有：主表面上有沟形成的半导体衬底，以及用热氧化法在所述沟内形成的、将所述半导体衬底的主表面上的元件形成区域隔离的隔离绝缘体；所述隔离绝缘体是多个氧化膜层的叠层体。

【技术特征摘要】
【国外来华专利技术】JP 2002-7-10 201396/021.一种半导体装置，其中设有主表面上有沟形成的半导体衬底，以及用热氧化法在所述沟内形成的、将所述半导体衬底的主表面上的元件形成区域隔离的隔离绝缘体；所述隔离绝缘体是多个氧化膜层的叠层体。2.如权利要求1所述的半导体装置，其特征在于还设有位于所述沟的内壁和所述隔离绝缘体之间的阻挡膜。3.如权利要求1所述的半导体装置，其特征在于所述氧化膜层含有n型杂质元素。4.如权利要求3所述的半导体装置，其特征在于所述n型杂质元素为磷。5.如权利要求3所述的半导体装置，其特征在于所述多个氧化膜层中的一个氧化膜层中的所述n型杂质元素的浓度高于所设位置比所述一个氧化膜层更接近所述半导体衬底的其它氧化膜层中的n型杂质元素的浓度。6.一种半导体装置，其中设有含有形成了凹凸部分的主表面的半导体衬底；以及形成于所述凹凸部分上的、由含有n型杂质元素的多个氧化膜层的叠层体构成的绝缘体。7.如权利要求6所述的半导体装置，其特征在于所述凹凸部分包含所述半导体衬底的主表面上形成的沟；为填充所述沟而形成所述绝缘体。8.如权利要求7所述的半导体装置，其特征在于还设有位于所述沟的内壁和所述绝缘体之间的阻挡膜。9.如权利要求6所述的半导体装置，其特征在于所述n型杂质元素为磷。10.如权利要求6所述的半导体装置，其特征在于所述多...

【专利技术属性】
技术研发人员：泽田真人，飞松博，林山吉生，
申请(专利权)人：三菱电机株式会社，
类型：发明
国别省市：JP[日本]