半导体器件的结构及其制造方法技术

一种半导体器件的结构及其制造方法，此结构包括一基底；一硅化锗层，配置在基底上；一紧硅层，配置在硅化锗层的表面上；一栅氧化层，配置在部分紧硅层上；一栅极，配置在栅氧化层上；以及一源极／漏极，配置在栅极两侧的紧硅层中。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术是有关于一种，且特别是有关于一种可以改善器件可信度的。附图说明图1所示，其绘示为公知一种半导体器件的结构剖面示意图。请参照图1，公知半导体器件包括一基底100、一栅氧化层102、一栅极104以及一源极/漏极106。其中，栅氧化层102配置在部分基底100的表面上，栅极104配置在栅氧化层102上，而源极/漏极106配置在栅极104两侧的基底100中。当器件的尺寸随着集成电路集成度的提高而逐渐缩小之后，半导体器件的源极/漏极的尺寸也必须随之缩小。然而，源极/漏极尺寸的缩小会造成其阻值的上升，使得器件的电流变小而导致过高的负载(Over Loading)。倘若利用增加源极/漏极的接面深度(Junction Depth)，以解决源极/漏极阻值提高的问题，不但会衍生短信道效应(ShortChannel Effect)，还容易产生接面漏电(Junction Leakage)等问题。倘若是利用高浓度的掺杂来制作浅接面的源极/漏极，以避免因接面过深而引起的短信道效应以及接面漏电等问题，则又会因固态溶解度的限制，而无法克服源极/漏极负载过高的问题。此外，在公知方法中，更有利用缩小间隙本文档来自技高网...

【技术保护点】
一种半导体器件的结构，其特征在于：包括：一基底；一硅化锗层，配置在该基底上；一紧硅层，配置在该硅化锗层的表面上；一栅氧化层，配置在部分该紧硅层上；一栅极，配置在该栅氧化层上；一源极／漏极，配置在该栅极两侧的该紧硅层中 。

【技术特征摘要】
1.一种半导体器件的结构，其特征在于包括一基底；一硅化锗层，配置在该基底上；一紧硅层，配置在该硅化锗层的表面上；一栅氧化层，配置在部分该紧硅层上；一栅极，配置在该栅氧化层上；一源极/漏极，配置在该栅极两侧的该紧硅层中。2.如权利要求1所述的半导体器件的结构，其特征在于其中该源极/漏极配置在该栅极两侧的该紧硅层与该硅化锗层中。3.如权利要求1所述的半导体器件的结构，其特征在于其中该紧硅层的厚度为200埃～1000埃。4.如权利要求1所述的半导体器件的结构，其特征在于其中该源极/漏极为一N型掺杂区。5.如权利要求1所述的半导体器件的结构，其特征在于其中该源极/漏极为一P型掺杂区。6.如权利要求1所述的半导体器件的结构，其特征在于其中该栅氧化层的厚度为20埃～35埃。7.如权利要求1所述的半导体器件的结构，其特征在于其中该栅极的材质包括多晶硅。8.一种半导体器件的制造方法，其特征在于包括在一基底上形成一硅化锗层；在该硅化锗层上形成一紧硅层；在该紧硅层上形成一栅氧化层；在该栅氧化层上形成一栅极；在该栅极两侧的该紧硅层中形成一源极/漏极。9.如权利要求8所述的半导体器件的制造方法，其特征在于其中该源极/漏极形成在该栅极两侧的该紧硅层与该硅化锗层中。10.如权利要求8所述的半导体器件的制造方法，其特征在于其中该紧硅层的厚度为200埃～1000埃。11....

【专利技术属性】
技术研发人员：黄文信，张国华，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]