【技术实现步骤摘要】
本专利技术涉及一种使用炭化硅半导体衬底的半导体器件，特别涉及被使用在大电流的炭化硅半导体功率器件。
技术介绍
功率器件为流经大电流的半导体元件，在耐高压、且低损失方面引人注目。至今为止，以使用硅(Si)半导体的功率器件作为主流，近年来，使用炭化硅(SiC)半导体的功率器件倍受关注，有关它的研究正在进一步地发展。由于炭化硅半导体拥有比硅高一个数量级的绝缘破坏电场，因此即使使PN结和肖脱基结的耗尽层较薄，也能够维持逆向耐压。所以，为了能够使器件厚度较薄、掺杂质浓度较高，炭化硅作为导通电阻低、耐高压、低损失的功率器件的材料倍受瞩目。图9为示出了以往的炭化硅半导体装置的例子的二重注入型MOSFET的结构剖面图。如图9所示，以往的炭化硅半导体装置，在由低电阻的炭化硅构成的衬底101上，将比衬底101的电阻高的高电阻层102进行外延生长。通过选择性地对高电阻层102的表面注入离子，形成p型阱区域103，通过对其内部注入离子，形成高浓度的n型源极区域105、及位于被源极区域105包围的区域的p型的p+接触区域104。在被两个阱区域103夹着的高电阻层102上，及在该两个阱区...
【技术保护点】
一种炭化硅半导体器件，其包括：由炭化硅构成的半导体层、设置在前述半导体层上的电极、设置在前述电极上的层间绝缘膜、及贯穿前述层间绝缘膜且到达前述电极的布线，其特征在于： 前述电极具备与前述半导体层相连接的第１电极部、及介于前述第１电极部与前述层间绝缘膜之间的第２电极部。
【技术特征摘要】
JP 2003-3-18 2003-0738351.一种炭化硅半导体器件，其包括由炭化硅构成的半导体层、设置在前述半导体层上的电极、设置在前述电极上的层间绝缘膜、及贯穿前述层间绝缘膜且到达前述电极的布线，其特征在于前述电极具备与前述半导体层相连接的第1电极部、及介于前述第1电极部与前述层间绝缘膜之间的第2电极部。2.根据权利要求第1项所述的炭化硅半导体器件，其特征在于前述第2电极部覆盖前述第1电极部的上面及侧面。3.根据权利要求第1项所述的炭化硅半导体器件，其特征在于前述第1电极部与前述半导体层欧姆接触。4.根据权利要求第1项所述的炭化硅半导体器件，其特征在于前述第1电极部含有Ni(镍)。5.根据权利要求第1项所述的炭化硅半导体器件，其特征在于前述第2电极部至少含有Al(铝)、Ti(钛)或Cr(铬)中的一种。6.根据权利要求第1项到第5项中的任意一项所述的炭化硅半导体器件，其特征在于前述层间绝缘膜由氧化硅构成。7.根据权利要求第1项所述的炭化硅半导体器件，其特征在于在前述半导体层的上方设置有栅电极。8.根据权利要求第7项所述的炭化硅半导体器件，其特征在于前述第2电极部由与前述栅电极相同的材料构成。9.根据权利要求第7项所述的炭化硅半导体器件，其特征在于前述半导体层为含有第1导电型的杂质的高电阻层；还包括设置在前述半导体层的下面且第1导电型的杂质浓度高于前述半导体层的半导体衬底、设置在前述高电阻层中的上部且含有第2导电型的杂质的多个阱区域、设置在前述阱区域中的上部的第2导电型的接触区域、设置在位于前述多个阱区域的上部的前述接触区域的两侧的第1导电型的源极区域、设置在位于前述高电阻层中的前述多个阱区域之间的区域上方的栅极绝缘膜、及设置在前述半导体衬底的下面的漏电极；前述电极为设置在前述接触区域上及前述源极区域的一部分上的源电极；前述栅电极设置在前述栅极绝缘膜上。10.根据权利要求第9项所述的炭化硅半导体器件，其特征在于在前述高电阻层中的上部还设置有累积沟道层；前述栅极绝缘膜设置在前述累积沟道层上。11.根据权利要求第7项所述的炭化硅半导体器件，其特征在于前述半导体层为含有第2导电型的杂质的底层；还包括设置在前述半导体层的下面且含有第1导电型的杂质的漂移层、设置在前述漂移层下面的半导体衬底、贯穿前述底层到达前述漂移层的沟渠、设置在前述沟渠的侧面的栅极绝缘膜、设置在前述底层中的上部的第2导电型的接触区域、设置在位于前述底层上部的前述接触区域的两侧的源极区域、及设置在前述半导体衬底下面的漏电极；前述电极为设置在前述接触区域上及前述源极区域的一部分上的源电极；前述栅电极设置在前述栅极绝缘膜上。12.根据权利要求第7项所述的炭化硅半导体器件，其特征在于前述半导体层为含有第2导电型的杂质的底层；还包括设置在前述底层下面的半导体衬底、设置在前述底层上部相互分离的第1导电型的源极区域及漏极区域、及设置在位于前述底层中的前述源极区域和前述漏极区域之间的区域上的栅极绝缘膜；前述电极为设置在前述源极区域...
【专利技术属性】
技术研发人员：楠本修，北畠真，高桥邦方，山下贤哉，宫永良子，内田正雄，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。