一种防止翘曲现象发生的基板制造技术

一种不会翘曲的基板。在基板的芯层第一表面及第二表面分别形成多条第一导电迹线及第二导电迹线，以及多条第一非功能性迹线及第二非功能性迹线，其中，第一非功能性迹线具有不同于第二非功能性迹线的布设密度，令第一导电迹线及第一非功能性迹线产生的应力与第二导电迹线及第二非功能性迹线产生的应力抗衡；再有，芯层的第一及第二表面上的导电迹线及非功能性迹线在温度变化下产生彼此抗衡的热应力，同时，敷设至芯层第一表面上的绝缘性材质层所产生的变形与敷设至芯层第二表面上的绝缘性材质层产生的变形相当，能有效避免基板翘曲以维持基板的平坦。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术是关于一种半导体封装件用的基板，特别是关于一种用以防止翘曲(Warpage)现象发生的基板。
技术介绍
在半导体封装件中，用于芯片承载件(Chip Carrier)的基板，通常具有一芯层(Core Layer)，该芯层是用树脂，如环氧树脂(Epoxy Resin)、聚酰亚胺(Polyimide)树脂、BT(Bismaleimide Trazine)树脂、FR4树脂等材料制成。之后，在芯层的相对上、下表面上各压合至少一铜(Copper)层，铜层经过曝光(Exposing)、显影(Developing)、蚀刻(Etching)等制程，经图案化(Patterning)后，形成多条导电迹线(Conductive Trace)，各导电迹线具有一终端。接着，在芯层的相对上、下表面上敷设拒焊剂(SolderMask)等绝缘性材料，形成一遮覆导电迹线的保护层，同时要使各导电迹线的终端外露出拒焊剂；绝缘性保护层可保护导电迹线免受外界水气、灰尘的侵害。外露的导电迹线的终端可作为焊垫或焊指，在后续封装制程中与导电组件，如焊球(Solder Ball)或焊线(Bonding Wire)焊接。基板应用在半导体封装制程时，其芯层的上、下表面的作用通常不同，例如，芯层的上表面是用来承载芯片，而芯层的下表面是植接多个如焊球的导电组件与外界电性连接。因此，芯层上表面上的导电迹线的分布与芯层下表面上的导电迹线的分布往往不同。由于铜质导电迹线与拒焊剂的热膨胀系数(Coefficient of Thermal Expansion，CTE)差异很大，在制程中的温度变化下，这种基板结构易造成诸多问题，其中之一即为基板翘曲(Warpage)现象。图5A及图5B即显示一个产生翘曲的基板1，该基板1包括一芯层10；一个由多条铜质导电迹线构成的上金属层11，形成在芯层10的上表面12上；一个由多条铜质导电迹线构成的下金属层13，形成在芯层10的下表面14上；一上拒焊剂层15敷设在上金属层11，以遮盖住导电迹线；以及一下拒焊剂层16敷设至下金属层13，以遮盖住导电迹线。如图5A所示，当上金属层11的金属(铜)含量少于下金属层13的金属含量时，由于制程中温度的变化，如基板的烘烤(Baking)、封装胶体的固化(Curing)、后续热循环(Thermal Cycle)作业等环境下，上金属层11与下金属层13会产生不同的热应力(Thermal Stress)，使下拒焊剂层16的变形量或收缩量比上拒焊剂层15的变形量或收缩量大，使基板1产生向下弯曲的翘曲现象。如图5B所示，当上金属层11的金属含量多于下金属层13的金属含量时，基板1在温度变化下会使上拒焊剂层15及上金属层11的一侧产生的变形量或收缩量，比下拒焊剂层16及下金属层13的一侧产生的变形量或收缩量大，使基板1向上弯曲变形而导致翘曲现象。为解决基板结构中因热膨胀系数差异而造成的翘曲，美国第5,473,119号专利专利技术了一个吸收应力的基板。如图6所示，该基板2是由一支撑层(Support Layer)或芯层20、一应力减缓层(Stress-RelievingLayer)21及一导电层(Conductive Layer)22构成；该导电层22具有多条导电迹线。该应力减缓层21是用膨胀(Expanded)的聚四氟乙烯(Polytetrafluoroethylene，PTFE)制成，其压缩系数(Compressive Modulus)小于50,000磅/平方英时。其中，膨胀的聚四氟乙烯具高孔性(Porosity)、极低的介电常数(Dielectric Constant)及极低的热膨胀系数。当一电子组件，如半导体芯片23借助焊块(Solder Bump)24接置在基板2上、并电性连接至导电层22时，在后续制程中温度变化环境下，应力减缓层21能够吸收由半导体芯片23与基板2间的热膨胀系数差异而产生的应力，使焊块24不会受应力作用而产生裂损(Crack)，因而能确保整体结构的完整及电性连接品质。上述具有应力减缓层21的基板2，虽能避免因热膨胀系数差异所造成的结构损害，然而，在支撑层或芯层20上增设该应力减缓层21，会增加基板2的厚度，令使用该基板2的半导体封装件的尺寸变大，不符合封装结构轻薄短小的发展趋势；再有，应力减缓层21的设置也增加基板2的制程和材料成本，使半导体封装件的生产成本提高。
技术实现思路
为克服上述现有技术的不足，本专利技术的主要目的在于提供一种用以防止翘曲(Warpage)现象发生的基板，使布设在基板相对表面上的迹线，在温度变化下所产生的应力能够彼此抗衡，从而能有效避免基板产生翘曲以维持基板的平坦，并能确保使用该基板的封装产品的品质及优良率。本专利技术的另一目的在于提供一种防止翘曲现象发生的基板，不会增加基板的厚度及生产成本，使用该基板的封装结构能够实现小尺寸、低成本。为达到上述目的，本专利技术的一种防止翘曲现象发生的基板包括一芯层(Core Layer)，具有一第一表面及一相对的第二表面；多条第一导电迹线(Conductive Trace)及第二导电迹线，分别形成在该芯层的第一表面及第二表面上，各该导电迹线具有一终端；多条第一非功能性迹线及第二非功能性迹线，分别布设在该芯层的第一表面及第二表面上没有形成有该导电迹线的区域，使该第一非功能性迹线具有不同于该第二非功能性迹线的布设密度，使该芯层的第一表面上的第一导电迹线及第一非功能性迹线所产生的应力(Stress)，能够与该芯层的第二表面上的第二导电迹线及第二非功能性迹线所产生的应力抗衡，从而维持该基板的平坦；以及一绝缘性材质层，分别敷设至该芯层的第一表面及第二表面上，遮覆住该导电迹线及该非功能性迹线，使各该导电迹线的终端外露出该绝缘性材质层。在半导体封装件的制程中使用上述基板，在温度变化(如基板的烘烤、封装胶体的固化及后续热循环作业等)的环境下，以不同密度布设在芯层的第一表面及第二表面上的第一非功能性迹线及第二非功能性迹线，能够使芯层的第一表面上的第一导电迹线及第一非功能性迹线所产生的热应力，与芯层的第二表面上的第二导电迹线及第二非功能性迹线所产生的热应力抗衡，同时，敷设至第一导电迹线及第一非功能性迹线上的绝缘性材质层所产生的变形，与敷设至该第二导电迹线及第二非功能性迹线上的绝缘性材质层所产生的变形相当，从而能有效避免基板翘曲而维持基板的平坦，确保封装成品的品质及优良率。再有，用以防止基板翘曲的第一非功能迹线及第二非功能性迹线，是分别与第一导电迹线及第二导电迹线同时形成，故不会增加基板的厚度及生产成本，使用该基板的封装结构能够实现小尺寸、低成本。附图说明为让本专利技术的上述及其它目的、特征以及优点能更明显易懂，将与较佳实施例，配合附图，详细说明本专利技术的实施例，附图的内容简述如下图1是本专利技术的基板的剖视图；图2是显示图1基板的迹线布设的上视图；图3是显示图1基板的迹线布设的底视图；图4是使用本专利技术的基板的半导体封装件的剖视图； 图5A及图5B是现有产生翘曲的基板的剖视图；以及图6是美国第5,473,119号专利案基板的剖视图。具体实施例方式实施例以下即配合图1至图3详细说明本专利技术的防止翘曲现象发生的基板。如图1所示，本专利技术的基板3包括一芯层30本文档来自技高网...

【技术保护点】
一种用以防止翘曲现象发生的基板，其特征在于，该基板包括：　　　　一芯层，具有一第一表面及一相对的第二表面；　　　　多条第一导电迹线及第二导电迹线，分别形成在该芯层的第一表面及第二表面上，各该导电迹线具有一终端；　　　　多条第一非功能性迹线及第二非功能性迹线，分别布设在该芯层的第一表面及第二表面上未形成有该导电迹线的区域，使该第一非功能性迹线具有不同于该第二非功能性迹线的布设密度，令该芯层的第一表面上的第一导电迹线及第一非功能性迹线产生的应力，与该芯层的第二表面上的第二导电迹线及第二非功能性迹线产生的应力抗衡，从而维持该基板的平坦；以及　　　　一绝缘性材质层，分别敷设至该芯层的第一表面及第二表面上，以遮覆住该导电迹线及该非功能性迹线，令各该导电迹线的终端外露出该绝缘性材质层。

【技术特征摘要】
1.一种用以防止翘曲现象发生的基板，其特征在于，该基板包括一芯层，具有一第一表面及一相对的第二表面；多条第一导电迹线及第二导电迹线，分别形成在该芯层的第一表面及第二表面上，各该导电迹线具有一终端；多条第一非功能性迹线及第二非功能性迹线，分别布设在该芯层的第一表面及第二表面上未形成有该导电迹线的区域，使该第一非功能性迹线具有不同于该第二非功能性迹线的布设密度，令该芯层的第一表面上的第一导电迹线及第一非功能性迹线产生的应力，与该芯层的第二表面上的第二导电迹线及第二非功能性迹线产生的应力抗衡，从而维持该基板的平坦；以及一绝缘性材质层，分别敷设至该芯层的第一表面及第二表面上，以遮覆住该导电迹线及该非功能性迹线，令各该导电迹线的终端外露出该绝缘性材质层。2.如权利要求1所述的基板，其特征在于，该芯层是由环氧树脂、聚酰亚胺树脂、BT树脂或FR4树脂等材料制成。3.如权利要求1所述的基板，其特征在于，该导电迹线及非功能性迹线是用铜制成。4.如权利要求1所述的基板，其特征在于，该非功能性迹线是假迹线。5.如权利要求1所述的基板，其特征在于...

【专利技术属性】
技术研发人员：张锦煌，邱进添，刘正仁，
申请(专利权)人：矽品精密工业股份有限公司，
类型：发明
国别省市：71[中国|台湾]