利用非布植方式形成半导体组件的方法技术

本发明专利技术公开一种利用非布植方式形成半导体组件的方法，其是在一基底表面形成栅极堆栈结构后，利用沉积与蚀刻技术在栅极堆栈结构两侧形成侧壁结构，接着在半导体上沉积一硅玻璃层，再利用高温热制程，将硅玻璃层中的离子驱入半导体基底中，以在基底内形成浅、深离子掺杂区域，此即作为浅掺杂漏极（ＬＤＤ）与源极／漏极结构。本发明专利技术是可有效减少制作晶体管的步骤，并可提高接面品质；且由于其所形成的接面较浅，故可符合组件微小化与高积集度的要求。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种，特别是关于一种利用非离子布植方式形成半导体组件中的离子掺杂区域的方法。
技术介绍
已知在半导体组件中形成离子掺杂区域的方法是以离子布植方式所形成，请参阅图1(a)所示，在一半导体基底10上先形成一具有栅氧化层12与多晶硅层14的栅极堆栈结构16，然后在进行离子掺杂步骤的前，是在半导体基底10上沉积一屏蔽氧化层(screen oxide)18；而后再进行离子掺杂制程，如图1(b)所示，对半导体基底10进行一浓度较低的第一次离子布植，使其在半导体基底10内掺杂形成浅离子掺杂区域20，此即作为浅掺杂漏极(lightly-doped drain，LDD)。形成浅离子掺杂区域20之后，即可去除该屏蔽氧化层18；而后于栅极堆栈结构16的二侧壁旁分别形成栅极间隙壁(spacer)22，如图1(c)所示，再以此栅极堆栈结构16与栅极间隙壁22为屏蔽，对半导体基底10进行一浓度较高的第二次离子布植，以便在该半导体基底10内掺杂形成如图1(d)所示的深离子掺杂区域24，此即作为源极与漏极结构，如此即可完成半导体晶体管的制作。然而，在上述的晶体管制程中，为避免离子布植的信道效应(c本文档来自技高网...

【技术保护点】
一种利用非布植方式形成半导体组件的方法，其特征是包括下列步骤：提供一半导体基底，其上已形成栅极堆栈结构；在该半导体基底表面且位于该栅极堆栈结构二侧各形成有一侧壁；形成一硅玻璃层于该半导体基底与该栅极堆栈结构表面；及　 　进行一高温热制程，将该硅玻璃层中的离子驱入该半导体基底中，使其在该半导体基底内同时形成浅离子掺杂区域及深离子掺杂区域。

【技术特征摘要】
【国外来华专利技术】1.一种利用非布植方式形成半导体组件的方法，其特征是包括下列步骤提供一半导体基底，其上已形成栅极堆栈结构；在该半导体基底表面且位于该栅极堆栈结构二侧各形成有一侧壁；形成一硅玻璃层于该半导体基底与该栅极堆栈结构表面；及进行一高温热制程，将该硅玻璃层中的离子驱入该半导体基底中，使其在该半导体基底内同时形成浅离子掺杂区域及深离子掺杂区域。2.根据权利要求1所述的利用非布植方式形成半导体组件的方法，其特征是该栅极堆栈结构是由一栅氧化层及一多晶硅层所组成。3.根据权利要求1所述的利用非布植方式形成半导体组件的方法，其特征是形成该侧壁的步骤更包括在该半导体基底与该栅极堆栈结构表面沉积一氧化层；及对该氧化层进行回蚀刻，以便在该栅极堆栈结构二侧形成该侧壁。4.根据权利要求1所述的利用非布植方式形成半导体组件的方法，其特征是该侧壁的厚度是介于...

【专利技术属性】
技术研发人员：金平中，
申请(专利权)人：上海宏力半导体制造有限公司，
类型：发明
国别省市：31[中国|上海]