一种在等离子体处理室中控制光致抗蚀剂蚀刻步骤的方法，所述光致抗蚀剂蚀刻步骤设计成将沉积在衬底表面上的光致抗蚀层向后蚀刻成具有预定光致抗蚀剂厚度的更薄的光致抗蚀层，所述方法包括： 使用等离子体蚀刻过程蚀刻所述光致抗蚀层； 检测来自所述光致抗蚀层的干涉图案；以及 在所述干涉图案的分析表明达到所述预定光致抗蚀剂厚度时终止所述光致抗蚀剂蚀刻步骤，从而所述预定光致抗蚀剂厚度大于零。（*该技术在2023年保护过期，可自由使用*）
【技术实现步骤摘要】
本专利技术概括而言涉及衬底加工过程中所采用的监控过程。本专利技术具体涉及控制集成电路装置制造过程中光致蚀刻的技术。
技术介绍
半导体衬底(如晶片或玻璃板)加工过程中常常涉及到光致抗蚀层涂层的蚀刻。例如，在称为双镶嵌(dual damascene)的加工中，需要在给定沟槽蚀刻之前，向后蚀刻光致抗蚀层。为了便于理解，在本说明中将以双镶嵌过程为例。不过应该想到，此处的本专利技术适用于需要控制光致抗蚀层蚀刻步骤的任何过程。概括来说，可使用双镶嵌集成来形成复杂集成电路装置中的高速接线。在双镶嵌集成过程中，在低介电常数(低-κ)电介质，诸如氟硅酸盐玻璃(FSG)，有机硅酸盐玻璃(OSG)例如黑金刚石(BLACK DIAMOND)或珊瑚(CORAL)，或自旋有机物(SOG-spin-on organic)例如SILK(丝绸)或FLARE中，形成沟槽和通道，并填充通常为铜的低电阻金属。使用铜来减小金属接线的电阻，并且使用低-κ电介质来减小金属接线之间的寄生电容。图1A-1F中表示先形成通道的一种双镶嵌过程步骤。在图1A中，在铜线102上形成双镶嵌堆100。一般，双镶嵌堆由一系列硬掩模和层间电介质构成。例如，双镶嵌堆100包括一顶部硬掩模104，一嵌入硬掩模106和一底部硬掩模108。双镶嵌堆100还包括低-κ层间电介质110，112。顶部硬掩模104保护层间电介质110免于受到光致抗蚀剂剥离过程中所使用的化学物质的影响，并且根据层间电介质110所用的低-κ材料，可以省略。嵌入硬掩模106可以起到蚀刻阻止层的作用。底部硬掩模108防止铜102扩散到层间电介质112中。在图1B中，在堆100上涂覆具有通道图案的光致抗蚀掩模114。通过蚀刻通道掩模114，贯穿顶部硬掩模104，层间电介质110，嵌入硬掩模106和层间电介质112，并在底部硬掩模108上终止蚀刻，在堆100中形成通道116。在图1C中，剥离光致抗蚀掩模(图1B中的114)，并由具有沟槽图案的光致抗蚀掩模118取而代之。通过蚀刻沟槽掩模118，贯穿顶部硬掩模104和层间电介质110，并在嵌入硬掩模106上终止蚀刻，在堆100中形成沟槽120。在图1D中，剥离沟槽掩模(图1C中的118)，将铜122沉积到通道116和沟槽120中，并且向后研磨直至沟槽120的表面。通道116和沟槽120一般衬有诸如钽的材料，防止铜扩散到层间电介质110，112中。在蚀刻沟槽120之前，在通道116中形成衬套，在沟槽120的蚀刻期间保护通道116和底部硬掩模108，以便控制沟槽蚀刻外形。一般，衬套由光致抗蚀剂制成。通过在通道116内部和顶部硬掩模104上沉积光致抗蚀剂，并向后蚀刻光致抗蚀剂，形成衬套。图1E表示沉积在通道116内部和顶部硬掩模104上面的光致抗蚀剂124。目前，使用两步过程将光致抗蚀剂向后蚀刻。在第一步中，使用整体蚀刻方法使顶部硬掩模104上的光致抗蚀剂124覆盖层平坦。可通过整体蚀刻过程去除顶部硬掩模104上的所有光致抗蚀剂124。优选条件下，通过整体蚀刻过程仅去除顶部硬掩模104上的一部分光致抗蚀剂124，直至第二步中凹槽蚀刻步骤之前所需的光致抗蚀剂厚度。在第二步中，使用凹槽蚀刻过程减小通道116中光致抗蚀剂124柱体的高度，形成具有规定高度的衬套。图1F表示通过执行光致抗蚀剂向后蚀刻，在通道116中形成的衬套126。一般，通过使用时控蚀刻执行整体蚀刻。由于从一个晶片到另一晶片光致抗蚀剂124的厚度差异，整体蚀刻过程结束之后保留在顶部硬掩模104上的光致抗蚀剂124的厚度可能显著不同。从而，总的凹槽蚀刻时间也可能显著不同。与整体蚀刻过程相比，凹槽蚀刻过程是一种更慢的过程。一般而言，使用OES结束凹槽蚀刻，并且可能有例如10秒的额外蚀刻，以保证光致抗蚀剂清除。为了更好地控制蚀刻通道116内部，需要较慢的过程。通常，保留在堆100上的光致抗蚀剂124的量越厚，则总的凹槽蚀刻时间越长，导致生产率降低。使用时控蚀刻过程，也存在在整体蚀刻前端进入通道116内部的可能。这是不符合需要的，因为整体蚀刻过程较快并且是腐蚀性的，在通道116内部难以进行控制。根据前面所述，需要一种控制光致抗蚀剂向后蚀刻过程的方法，使无论引入的材料改变如何，均能将总的凹槽蚀刻时间降到最小。还需要一种保证整体蚀刻前端不进入通道内部的方法。
技术实现思路
在一个实施例中，本专利技术涉及一种控制等离子体处理室中光致抗蚀剂蚀刻步骤的方法，将所述光致抗蚀剂蚀刻步骤设计成将衬底表面上沉积的光致抗蚀层向后蚀刻成具有预定光致抗蚀剂厚度的更薄的光致抗蚀层。该方法包括使用等离子体蚀刻过程蚀刻光致抗蚀层，并检测来自该光致抗蚀层的干涉图案。该方法还包括在对干涉图案的分析表明达到预定光致抗蚀剂厚度时终止光致抗蚀剂蚀刻步骤，从而预定的光致抗蚀剂厚度大于零。在另一实施例中，本专利技术涉及一种在等离子体处理室中蚀刻光致抗蚀层的方法，该光致抗蚀层沉积在衬底上。该方法包括执行第一光致抗蚀剂蚀刻步骤，使用第一等离子体蚀刻方法蚀刻光致抗蚀层，该第一光致抗蚀剂蚀刻步骤设计成将光致抗蚀层向下蚀刻成具有预定光致抗蚀剂厚度的更薄的光致抗蚀层。第一光致抗蚀剂蚀刻步骤的实施包括在第一光致抗蚀剂蚀刻步骤期间检测来自光致抗蚀层的干涉图案，并在对干涉图案的分析表明达到预定光致抗蚀剂厚度时终止第一光致抗蚀剂蚀刻步骤，从而预定的光致抗蚀剂厚度大于零。该方法还包括执行第二光致抗蚀剂蚀刻步骤，使用不同于第一蚀刻方法的第二等离子体蚀刻方法蚀刻所述更薄的光致抗蚀层。在又一实施例中，本专利技术涉及一种在等离子体处理室中蚀刻光致抗蚀层的方法，该光致抗蚀层沉积在其中具有至少一个通道的底层上，光致抗蚀层的光致抗蚀材料存在于该底层表面上和该通道内部。该方法包括使用第一等离子体蚀刻方法执行整体蚀刻步骤，用于蚀刻该光致抗蚀层，该整体蚀刻步骤设计成将光致抗蚀层向下蚀刻成具有预定光致抗蚀剂厚度的更薄的光致抗蚀层。该整体蚀刻步骤的实施包括在整体蚀刻步骤期间检测来自光致抗蚀层的干涉图案，并在对干涉图案的分析表明达到预定光致抗蚀剂厚度时终止整体蚀刻步骤，从而预定的光致抗蚀剂厚度大于零。该方法还包括执行凹槽蚀刻步骤，使用不同于第一蚀刻方法的第二等离子体蚀刻方法蚀刻所述更薄的光致抗蚀层，整体蚀刻步骤的蚀刻速度比凹槽蚀刻步骤的蚀刻速度快，凹槽蚀刻步骤设计成仅蚀刻沉积在通道内的一部分光致抗蚀材料，从而在凹槽蚀刻步骤之后残留下保留在通道中的光致抗蚀材料柱。在本专利技术下面的详细说明中，将结合附图更详细的说明本专利技术的这些和其他特征和优点。附图说明通过例子说明本专利技术，而并非限制，在附图中相同附图标记表示相同元件，其中图1A表示在形成沟槽和通道之前的双镶嵌堆。图1B表示在图1A中的双镶嵌堆中形成的通道。图1C表示在图1B的双镶嵌堆中形成的沟槽。图1D表示填充有铜的图1C中的通道和沟槽。图1E表示填充有光致抗蚀材料的通道覆盖层。图1F表示形成在图1E中所示通道中的衬套。图2A为根据本专利技术一个实施例，薄膜堆和前边界点的横截面。图2B表示获得图2A中所示前边界点的方法。图3为根据本专利技术一个实施例，执行光致抗蚀剂向后蚀刻的系统的简化示意图。图4为根据本专利技术一个实施例，用于执行光致抗蚀剂向后蚀刻的过程的概述图。图5A表示对于涂覆在本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种在等离子体处理室中控制光致抗蚀剂蚀刻步骤的方法，所述光致抗蚀剂蚀刻步骤设计成将沉积在衬底表面上的光致抗蚀层向后蚀刻成具有预定光致抗蚀剂厚度的更薄的光致抗蚀层，所述方法包括使用等离子体蚀刻过程蚀刻所述光致抗蚀层；检测来自所述光致抗蚀层的干涉图案；以及在所述干涉图案的分析表明达到所述预定光致抗蚀剂厚度时终止所述光致抗蚀剂蚀刻步骤，从而所述预定光致抗蚀剂厚度大于零。2.如权利要求1所述的方法，其中所述光致抗蚀剂蚀刻步骤为双镶嵌过程中的整体光致抗蚀剂蚀刻。3.如权利要求1所述的方法，还包括用光源照射所述衬底。4.如权利要求3所述的方法，其中所述光源并非所述蚀刻过程中出现的等离子体发射。5.如权利要求1所述的方法，其中所述干涉图案包括从所述光致抗蚀层反射的反射等离子体发射。6.权利要求1所述的方法，其中所述干涉图案来自于所述衬底的UV照射。7.如权利要求6所述的方法，其中所述光致抗蚀层沉积在硬掩模层上。8.如权利要求7所述的方法，其中所述硬掩模层包括氮化硅(SiNx)。9.如权利要求8所述的方法，其中所述硬掩模层沉积在低-κ电介质层介电层上。10.如权利要求7所述的方法，还包括用波长从大约200nm到大约400nm的光源照射所述衬底。11.一种在等离子体处理室中蚀刻光致抗蚀层的方法，所述光致抗蚀层沉积在衬底上，所述方法包括执行第一光致抗蚀剂蚀刻步骤，用于使用第一等离子体蚀刻方法蚀刻所述光致抗蚀层，所述第一光致抗蚀剂蚀刻步骤设计成将所述光致抗蚀剂向下蚀刻成具有预定光致抗蚀剂厚度的更薄的光致抗蚀层，所述执行所述第一光致抗蚀剂蚀刻步骤包括在所述第一光致抗蚀剂蚀刻步骤期间检测来自所述光致抗蚀层的干涉图案，并在所述干涉图案的分析表明达到所述预定光致抗蚀剂厚度时终止所述第一光致抗蚀剂蚀刻步骤，从而所述预定光致抗蚀剂厚度大于零；以及之后执行第二光致抗蚀剂蚀刻步骤，用于使用不同于所述第一蚀刻方法的第二等离子体蚀刻方法蚀刻所述更薄的光致抗蚀层。12.如权利要求11所述的方法，其中所述第一光致抗蚀剂蚀刻步骤为双镶嵌过程中的整体光致抗蚀剂蚀刻。13.如权利要求11...
【专利技术属性】
技术研发人员：韩太准，姚小强，
申请(专利权)人：朗姆研究公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。