半导体器件的封装体及其制造方法技术

技术编号:3209261 阅读:281 留言:0更新日期:2012-04-11 18:40
本发明专利技术涉及具有突起电极的半导体芯片对置地载置在配线基板上的半导体器件的封装体及这样的封装体的制造方法。该半导体器件的封装体由具有突起电极(5)的半导体芯片(20)、和在一个面上形成与上述突起电极(5)的端面接触的对置电极(8)的对置基板(9)、介于半导体芯片(20)和对置基板(9)之间的粘接剂构成。突起电极(5)做成由核心部分(5b)、在该核心部分(5b)的上方形成与该核心部分不是一体的凸状的电极端部(5a)构成的2层结构。(*该技术在2022年保护过期,可自由使用*)

【技术实现步骤摘要】

本专利技术涉及具有突起电极的半导体芯片对置地载置在配线基板上的半导体器件的封装体及这样的封装体的制造方法。
技术介绍
在具有突起电极的半导体元件对置地封装在配线基板上时,使热固性的粘接用绝缘树脂介于半导体元件和配线基板之间,将半导体元件的突起电极压紧在配线基板上,由于该配线基板和该配线基板上的电极塑性变形或弹性变形成凹状,因而使半导体元件与配线基板上的电极进行电连接,这在特开平4-82241号公报和特开平11-284022号公报中已公开。该半导体元件的突起电极是使用电镀法在半导体元件上的片状电极(パツド电极)的上面用Au等金属材料形成的。在形成这样的突起电极中,因为不能调整突起电极前端的形状,所以在配线基板上压紧突起电极时,突起电极前端的形状和压紧该突起电极而发生变形的配线基板上的电极形状要充分地吻合,否则就得不到稳定的电连接。
技术实现思路
本专利技术的目的是提供,在具有突起电极的半导体芯片封装在表面设置了对置电极的对置基板上时,不损害该对置电极、能够充分地进行突起电极和对置电极的电连接的、可靠性高的半导体器件的封装体以及其制造方法。为了实现上述目的,本专利技术的半导体器件的封装体本文档来自技高网...

【技术保护点】
一种半导体器件的封装体,其具备:具有突起电极的半导体芯片、在一个面上形成与上述突起电极的端面接触的对置电极的树脂制的对置基板,以及介于上述半导体芯片和上述对置基板之间的绝缘性的热塑性、热固性或光固性的粘接剂;其特征在 于:上述突起电极由核心部分和在该核心部分的上方形成与该核心部分不是一体的凸状的电极端部构成。

【技术特征摘要】
JP 2001-3-26 86717/011.一种半导体器件的封装体,其具备具有突起电极的半导体芯片、在一个面上形成与上述突起电极的端面接触的对置电极的树脂制的对置基板,以及介于上述半导体芯片和上述对置基板之间的绝缘性的热塑性、热固性或光固性的粘接剂;其特征在于上述突起电极由核心部分和在该核心部分的上方形成与该核心部分不是一体的凸状的电极端部构成。2.根据权利要求1所述的半导体器件的封装体,其特征在于,在上述突起电极的电极端部的表面上形成防止突起电极的表面氧化、而且用于谋求与上述对置电极良好连接的突起电极覆膜。3.根据权利要求1所述的半导体器件的封装体,其特征在于,在构成上述半导体芯片的片状电极和上述突起电极的核心部分之间,使用电镀法设置用于使上述核心部分生长的电极膜。4.根据权利要求1所述的半导体器件的封装体,其特征在于,上述突起电极的核心部分形成阶梯数是2或者3以上的阶梯状。5.一种半导体器件的封装体的制造方法,其特征在于,包括以下步骤在半导体芯片的片状电极的上方形成突起电极的核心部分,使用电镀法在上述核心部分的表面上使具有比上述核心部分的熔点低的金属材料镀上规定量,而形成突起电极的电极端部,加热上述半导体芯片,通过仅使上述突起电极的电极端部熔化,在电极端部赋予为形成该电极端部与所使用的金属材料量相对应的圆形,在对置基板的被封装面或半导体芯片上供给未固化状态的绝缘性粘接剂,通过将上述半导体芯片上的突起电极相对于对置基板上的对置电极进行加热压接,并在该状态下保持规定的时间,在对置基板和对置电极上形成凹部,于是通过该对置电极的凹部和突起电极的电极端部的吻合,进行两电极的电连接,以及保持该状态,使上述绝缘性粘接剂进行充分的固化,将上述半导体芯片和上述对置基板牢固地粘接在一...

【专利技术属性】
技术研发人员:寺嶋一彦
申请(专利权)人:西铁城时计株式会社
类型:发明
国别省市:JP[日本]

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1