半导体装置及其制造方法制造方法及图纸

提供一种半导体装置及其制造方法。在安装于多芯片模块（ＭＣＭ）的封装衬底（１）上的三个芯片（２Ａ）、（２Ｂ）和（２Ｃ）中，其上形成ＤＲＡＭ的芯片（２Ａ）和其上形成快速存储器的芯片（２Ｂ）通过Ａｕ凸点（４）与封装衬底（１）的布线（５）电连接，并且在芯片（２Ａ）和（２Ｂ）的主面（下表面）和封装衬底（１）的主面之间的间隙中填充下填树脂（６）。在两个芯片（２Ａ）和（２Ｂ）上安装其上形成高速微处理器的芯片（２Ｃ），并且该芯片（２Ｃ）通过Ａｕ引线（８）与封装衬底（１）的键合焊盘（９）电连接。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及。特别地，本专利技术涉及可有效应用于在同一布线衬底上安装多个半导体芯片的多芯片模块(MCM)或多芯片封装(MCP)的技术。
技术介绍
作为增加快速存储器和DRAM(动态随机存储器)等的存储器LSI(大规模集成电路)的容量的对策，已提出了在单一的封装中密封其上层叠有这种存储器LSI的各种存储器模块结构。例如，日本特开平4-302164号公报公开了这样一种封装结构，其中，通过绝缘层以阶梯状层叠具有相同功能和相同尺寸的多个半导体芯片，并且从各半导体芯片的阶梯状部分露出的键合焊盘通过引线与封装的内部引线电连接。另外，在日本特开平11-204720号公报中，公开了这样一种封装结构，其中，通过热压结合板在绝缘衬底上安装第1半导体芯片，通过热压结合板在第1半导体芯片上安装外形尺寸小于第1半导体芯片的第2半导体芯片，通过引线使第1半导体芯片和第2半导体芯片上的键合焊盘和绝缘衬底上的布线层电连接，并用树脂密封第1半导体芯片、第2半导体芯片和引线。
技术实现思路
本专利技术人开发了一种在一个封装中安装多个半导体芯片(以下简称为“芯片”)的多芯片模块。根据本专利技术人开发的多芯片模块，具有D本文档来自技高网...

【技术保护点】
一种半导体装置的制造方法，其特征在于包括下列工序：　　　　（ａ）制备其主面上具有多个布线的布线衬底；　　　　（ｂ）制备其主面上分别具有多个半导体元件和多个电极的第１半导体芯片和第２半导体芯片；　　　　（ｃ）通过多个第１凸点电极在布线衬底的主面上安装第１半导体芯片，使得其主面与布线衬底的主面相对；　　　　（ｄ）通过多个第２凸点电极在布线衬底的主面上安装第２半导体芯片，使得其主面与布线衬底的主面相对，并使得第１半导体芯片的一个侧面和第２半导体芯片的一个侧面相邻；　　　　（ｅ）用第１树脂填充由第１半导体芯片和第２半导体芯片的相邻的一个侧面以及布线衬底的主面规定的区域；以及　　　　（ｆ）在工序（ｅ）后...

【技术特征摘要】
JP 2001-6-7 172503/20011.一种半导体装置的制造方法，其特征在于包括下列工序(a)制备其主面上具有多个布线的布线衬底；(b)制备其主面上分别具有多个半导体元件和多个电极的第1半导体芯片和第2半导体芯片；(c)通过多个第1凸点电极在布线衬底的主面上安装第1半导体芯片，使得其主面与布线衬底的主面相对；(d)通过多个第2凸点电极在布线衬底的主面上安装第2半导体芯片，使得其主面与布线衬底的主面相对，并使得第1半导体芯片的一个侧面和第2半导体芯片的一个侧面相邻；(e)用第1树脂填充由第1半导体芯片和第2半导体芯片的相邻的一个侧面以及布线衬底的主面规定的区域；以及(f)在工序(e)后，用第2树脂密封第1半导体芯片和第2半导体芯片。2.根据权利要求1的方法，其特征在于，在工序(c)和工序(d)中，使用设置在布线衬底的主面与第1半导体芯片和第2半导体芯片的主面之间的带状树脂将第1半导体芯片和第2半导体芯片结合在一起，并且工序(e)中用的第1树脂是带状树脂的一部分。3.根据权利要求1的方法，其特征在于在工序(e)之后且工序(f)之前，还包括在第1半导体芯片和第2半导体芯片上层叠第3半导体芯片，使得覆盖所述由第1半导体芯片和第2半导体芯片的相邻的一个侧面以及布线衬底的主面规定的区域的工序。4.根据权利要求1的方法，其特征在于在工序(e)之后且工序(f)之前，还包含在第1半导体芯片和第2半导体芯片上层叠第3半导体芯片的工序，第3半导体芯片在其主面上具有多个半导体元件和多个电极，并且在层叠于第1半导体芯片和第2半导体芯片上时，使得其背面与第1半导体芯片和第2半导体芯片的背面相对，上述布线衬底还具有用于与第3半导体芯片的多个电极电连接的电极焊盘，所述电极焊盘配置于第1半导体芯片和第2半导体芯片的周围，并且还包含通过键合引线使布线衬底的多个电极焊盘和第3半导体芯片的多个电极相互连接的工序。5.一种半导体装置的制造方法，其特征在于包含下列工序(a)制备其主面上具有多个布线的布线衬底；(b)制备其主面上具有多个半导体元件和多个凸点电极的第1半导体芯片和其主面上具有多个半导体元件和多个电极的第2半导体芯片；(c)通过多个凸点电极在布线衬底的主面上安装第1半导体芯片，使得其主面与布线衬底的主面相对，并通过带状树脂将第1半导体芯片的主面和布线衬底的主面相互结合在一起；(d)在第1半导体芯片上层叠第2半导体芯片，使得第1半导体芯片的背面与第2半导体芯片的背面相对；(e)通过多个键合引线将布线衬底的多个布线和第3半导体芯片的多个电极相互连接；以及(f)用树脂密封第1半导体芯片、第2半导体芯片和多个键合引线，上述布线衬底还具有配置于第1半导体芯片周围的多个电极焊盘，并且，上述多个键合引线的一端部与布线衬底的相对应的多个电极焊盘连接。6.一种半导体装置的制造方法，其特征在于包含下列工序(a)制备其主面上具有多个布线的布线衬底；(b)制备其主面具有多个半导体元件和多个第1凸点电极的第1半导体芯片、其主面具有多个半导体元件和多个第2凸点电极的第2半导体芯片、和其主面具有多个半导体元件和多个电极的第3半导体芯片；(c)通过多个第1凸点电极在布线衬底的主面上安装第1半导体芯片，使得其主面与布线衬底的主面相对，并且通过带状粘合剂将第1半导体芯片的主面与布线衬底的主面结合在一起；(d)通过多个第2凸点电极在布线衬底的主面上安装第2半导体芯片，使得其主面与布线衬底的主面相对，并且第1半导体芯片和第2半导体芯片的一个侧面相邻，并通过带状树脂将第2半导体芯片的主面与布线衬底的主面结合在一起；(e)在工序(d)之后，以加热块与第1半导体芯片和第2半导体芯片的背面保持接触的状态，沿布线衬底的主面方向对所述加热块加压；以及(f)在工序(e)之后，在第1半导体芯片和第2半导体芯片上层叠第3半导体芯片，使得第1半导体芯片和第2半导体芯片的背面与第3半导体芯片的背面相对。7.一种半导体装置的制造方法，其特征在于包含下列工序(a)制备其主面上具有多个布线和多个电极焊盘的布线衬底；(b)制备其主面具有多个半导体元件和多个凸点电极的第1半导体芯片、其主面具有多个半导体元件和多个电极的第2半导体芯片；(c)通过多个凸点电极在布线衬底的主面上安装第1半导体芯片，使得其主面与布线衬底的主面相对；(d)在第1半导体芯片上层叠第2半导体芯片，使得第1半导体芯片的背面和第2半导体芯片的背面相对；(e)通过多个键合引线将布线衬底的多个电极焊盘和第2半导体芯片的多个电极相互连接；(f)在工序(e)之后，在第1半导体芯片的主面和布线衬底的主面之间填充第1树脂；以及(g)在工序(f)之后，用第2树脂密封第1半导体芯片、第2半导体芯片和多个键合引线。8.一种半导体装置，其特征在于包括(a)其主面具有多个布线和多个电极焊盘的四方形的布线衬底；(b)其主面具有多个半导体元件和多个电极的四方形的第1半导体芯片，通过多个第1凸点电极在布线衬底的主面上安装所述第1半导体芯片，使得其主面与布线衬底的主面相对；(c)其主面具有多个半导体元件和多个电极的四方形的第2半导体芯片，通过多个第2凸点电极在布线衬底的主面上安装所述第2半导体芯片，使得其主面与布线衬底的主面相对且其一个侧面与第1半导体芯片的一个侧面相邻；(d)其主面具有多个半导体元件和多个电极的第3半导体芯片，在第1半导体芯片和第2半导体芯片上层叠所述第3半导体芯片，使得其背面与第1半导体芯片和第2半导体芯片的背面相对；(e)用于将布线衬底的多个电极焊盘和第3半导体芯片的多个电极电连接在一起的多个键合引线；以及(f)用于密封第1半导体芯片、第2半导体芯片和第3半导体芯片以及多个键合引线的树脂构件，且在第1半导体芯片和布线衬底的第1边之间以及第2半导体芯片和布线衬底的与第1边相对的第2边之间设置布线衬底的多个电极焊盘，第1半导体芯片和第2半导体芯片的一个相邻的侧面之间的距离小于第1半导体芯片和布线衬底的第1边之间的距离以及第2半导体芯片与布线衬底的第2边之间的距离。9.一种半导体装置，其特征在于包括(a)其主面上具有多个布线和多个电极焊盘的布线衬底；(b)其主面具有多个半导体元件和多个电极的第1半导体芯片，通过多个凸点电极在布线衬底的主面上安装所述第1半导体芯片，使得其主面与布线衬底的主面相对；(c)其主面具有多个半导体元件和多个电极的第2半导体芯片，在第1半导体芯片上层叠所述第2半导体芯片，使得其背面与第1半导体芯片的背面相对；(d)用于将布线衬底的多个电极焊盘和第2半导体芯片的多个电极电连接在一起的多个键合引线；以及(e)用于密封第1半导体芯片和第2半导体芯片以及多个键合引线的树脂构件，且第1半导体芯片的多个电极之间的间距大于第2半导体芯片的多个电极之间的间距。10.一种半导体装置，其特征在于包含下列部件(a)其主面上具有多个布线和多个电极焊盘的布线衬底；(b)其主面具有多个半导体元件和多个电极的第1半导体芯片，通过多个凸点电极在布线衬底的主面上安装所述第1半导体芯片，使得其主面与布线衬底的主面相对；(c)其主面具有多个半导体元件和多个电极的第2半导体芯片，在第1半导体芯片上层叠所述第2半导体芯片，使得其背面与第1半导体芯片的背面相对；(d)用于将布线衬底的多个电极焊盘和第2半导体芯片的多个电极电连接在一起的多个键合引线；以及(e)用于密封第1半导体芯片和第2半导体芯片以及多个键合引线的树脂构件，且多个凸点电极之间的间距大于第2半导体芯片的多个电极之间的间距。11.一种半导体装置的制造方法，包含下列工序(a)制备多布线衬底、其主面具有多个第1凸点电极的第1半导体芯片、其主面具有多个第2凸点电极的第2半导体芯片、和第3半导体芯片，所述多布线衬底具有分成多个布线衬底形成区域的主面，而在上述多个布线衬底形成区域的每一个中形成多个布线和多个电极焊盘；(b)在上述多个布线衬底形成区域的每一个的第1区域中设置第1半导体芯片，使得其主面与多布线衬底的主面相对，在上述多个布线衬底形成区域的每一个的第2区域中设置第2半导体芯片，使得其主面与多布线衬底的主面相对，由此通过多个第1凸点电极将第1半导体芯片和多布线衬底的布线电连接在一起，并通过多个第2凸点电极将第2半导体芯片和多布线衬底的布线电连接在一起；(c)在第1半导体芯片、第2半导体芯片和多布线衬底之间的间隙以及第1半导体芯片和第2半导体芯片之间的间隙中填充第1树脂；(d)在第1半导体芯片和第2半导体芯片上层叠第3半导体芯片，使得其背面与第1半导体芯片和第2半导体芯片相对，然后通过多个引线将第3半导体芯片和多布线衬底的电极焊盘电连接在一起；(e)用第2密封树脂密封在多布线衬底的主面上安装的第1半导...

【专利技术属性】
技术研发人员：角义之，内藤孝洋，佐藤俊彦，池上光，菊池隆文，
申请(专利权)人：株式会社瑞萨科技，
类型：发明
国别省市：JP[日本]