【技术实现步骤摘要】
本专利技术涉及内设多个半导体元件的，特别涉及内设耐压能力及通态电阻不同的多种半导体元件的。
技术介绍
在传统的MOSFET(Metal Oxide Semiconductor Field EffectTransistor金属氧化物半导体场效应晶体管)中，为了制造设有不同阈值电压的MOSFET的IC(Integrated Circuit集成电路)，采用使阱区的杂质浓度为多种类型的结构。就是说，使有较高阈值电压的MOSFET的阱区的杂质浓度较低，有较低阈值电压的MOSFET的阱区的杂质浓度较高(日本专利申请特开平11-111855)。并且，用于液晶驱动部分等的MOSFET中，处理逻辑信号的部分和处理输出信号的部分需要改变晶体管耐压。就是说，对于逻辑信号处理用MOSFET，由于以低压驱动并为缩小尺寸，提高其阱区的杂质浓度。相对地，处理输出信号的MOSFET中，由于高压驱动，需要较高的耐压，因此，降低该阱区的杂质深度(日本专利申请特开平6-318561、特开平11-238806)。在上述IC中，为形成两种杂质浓度的阱，采用设有不同开口率的部分的注入掩模进行对半导体的杂...
【技术保护点】
【技术特征摘要】
1.一种设有多个在半导体层内形成的、包含第一导电型半导体的源极、第一导电型半导体的漏极以及介于所述源极和漏极之间的第二导电型半导体的本体区的半导体元件的集成半导体装置，其中一个半导体元件中的漏极的至少预定部分上的杂质浓度与另一半导体元件中的漏极的预定部分的杂质浓度不同。2.如权利要求1所述的集成半导体装置，其特征在于所述一个半导体元件与另一半导体元件的耐压不同。3.如权利要求1所述的集成半导体装置，其特征在于所述一个半导体元件有较高的耐压性能，所述另一半导体元件具有比所述一个半导体元件低的耐压性能，所述一个半导体元件的所述漏极的至少预定部分中的杂质浓度低于所述另一半导体元件的漏极的预定部分中的杂质浓度。4.如权利要求1所述的集成半导体装置，其特征在于所述另一半导体元件的耐压在100V以下。5.如权利要求1所述的集成半导体装置，其特征在于所述源极位于所述半导体层的表层侧，所述本体区被配置成从所述半导体层的内侧包围该源极的状态。6.如权利要求1所述的集成半导体装置，其特征在于所述一个半导体元件的漏极和另一半导体元件的漏极均由如下部分构成即位于所述半导体层的表层侧并含有与布线连接的接触部的漏极收敛区；以及由所述源极、本体区及漏极收敛区外的部分的所述半导体层构成的、浓度低于所述漏极收敛区的第一导电型杂质浓度的第一导电型半导体的漏极漂移区。7.如权利要求6所述的集成半导体装置，其特征在于在所述一个半导体元件的漏极的漏极漂移区和另一半导体元件的漏极的漏极漂移区中的至少一方，所述源极和所述漏极收敛区的连接部分上，设置含有比各漏极漂移区更高浓度的第一导电型杂质的漏极漂移层。8.如权利要求7所述的集成半导体装置，其特征在于所述多个半导体元件分为元件耐压100V以上的半导体元件和元件耐压小于100V的的半导体元件；所述元件耐压100V以上的的半导体元件，其半导体元件的从漏极漂移区的底部到表面的厚度d与该第一导电型杂质浓度N的积N·d在0.8～1.2E12cm-2的范围内；所述元...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。