半导体器件的制造方法以及半导体器件技术

一种半导体器件的制造方法以及半导体器件，所述制造方法包括：在半导体衬底上形成第一绝缘膜的工序；除去第一绝缘膜的一部分的工序；在半导体衬底上的除去第一绝缘膜的一部分的区域中形成比第一绝缘膜的漏电流密度还高的第二绝缘膜的工序；在第一绝缘膜和第二绝缘膜的上面上形成非掺杂型的半导体膜的工序；对非掺杂型的半导体膜的一部分掺杂杂质，形成以岛状分布的第一导电型的半导体区的工序；在第一导电型的半导体区和非掺杂型的半导体膜的上面形成第三绝缘膜的工序；通过湿蚀刻除去第三绝缘膜的一部分的工序。在第一导电型的半导体区的下部至少形成有第二绝缘膜。根据本发明专利技术，能够提供防止多晶硅消失的现象的半导体装置的制造方法。

【技术实现步骤摘要】

本专利技术涉及半导体器件的制造方法以及半导体器件。
技术介绍
下面，参照图16(a)～(d)，说明以往的半导体器件的制造方法以及半导体器件。图16(a)～(d)是表示以往的半导体器件的制造方法的工序剖视图。首先，如图16(a)所示，在硅衬底11之上形成氧化硅膜12，在该氧化硅膜12之上淀积多晶硅膜13，注入硼或磷等掺杂剂，在多晶硅膜13上形成p型的半导体区13A和n型的半导体区13B。接着，在该多晶硅膜13上淀积氧化硅膜14，然后通过构图只在想形成多晶硅电阻体或电容元件的地方剩下该氧化硅膜14。接着，如图16(b)所示，作为金属膜依次淀积例如TiN膜15、W膜16后，在减压下淀积SiN膜17。接着，如图16(c)所示，在成为多晶硅电阻体的两端的地方、形成栅电极的地方、成为电容元件的地方，通过构图剩下抗蚀剂膜18后，通过干蚀刻除去作为硬掩模的SiN膜17，进行构图。接着，如图16(d)所示，除去抗蚀剂膜18后，通过进行干蚀刻，在构图后剩下SiN膜17而未残留有氧化硅膜14的地方形成通常的多金属栅构造的栅电极(参照图16(d)右端)，在构图后SiN膜17没有残留而残留有氧化硅膜14的地方，该氧化硅膜14成为硬掩模，在氧化硅膜14之下形成具有多晶硅膜13的构造的多晶硅电阻体(参照图16(d)中央)，此外与它们一起形成电容元件(参照图16(d)左端)。须指出的是，多晶硅电阻体的两端具有多金属栅构造，但是随后在该地方连接布线(未图示)。此外，关于电容元件，通过在金属膜上连接布线，把氧化硅膜14作为电容绝缘膜使用。这样制造了多晶硅电阻体、电容元件、栅电极(以上，参照特开平09-82896号公报)。可是，关于所述多晶硅电阻体、电容元件、栅电极的制造工序，我们进一步进行研究的结果发现以下的问题。图17(a)～(c)是用于说明在以往的多晶硅电阻体、电容元件、栅电极的制造工序中发生的问题的图，(a)和(b)是剖视图，(c)是表示SEM图象和FIB图象的图。如图17(a)所示，首先，在硅衬底21之上形成氧化硅膜22，在该氧化硅膜22之上淀积多晶硅膜23，把抗蚀图作为掩模注入硼离子，在多晶硅膜23上形成岛状的p型半导体区23A。接着，在该多晶硅膜23之上淀积氧化硅膜24，进行750度的热处理。这里，p型半导体区23A在其下有氧化硅膜22，在其上有氧化硅膜24，在其两边有非掺杂型的半导体区23B，如果考虑到把成为该非掺杂型的半导体区23B的非掺杂型的硅膜实质上视为绝缘膜，则p型半导体区23A其上下左右被绝缘膜包围。这时，对于p型的半导体区23A之上的氧化硅膜24而言，对抗蚀剂膜25构图后，把该抗蚀图作为掩模进行蚀刻时，如图17(b)所示，我们发现p型半导体区23A之中的多晶硅消失，形成孔26。此外，该多晶硅的消失在使用常压下形成的非掺杂型的氧化硅膜作为氧化硅膜24时表现得显著。如图17(c)所示，根据对由于多晶硅的消失而形成的孔26的SEM图象的观察结果和FIB图象的观察结果，在数微米范围多晶硅消失，在p型半导体区23A之中或在p型半导体区23A和非掺杂型的半导体区23B的边界上出现多晶硅的消失。此外，多晶硅的消失形成的密度大约为20(cm-2)左右。这样，由于多晶硅消失，引起栅极开路(open)的不良、金属落入多晶硅消失的地方而产生的栅极短路不良的原因，此外，因为栅氧化膜变薄，所以绝缘性下降，可靠性下降，引起栅电极和硅衬底21的短路不良。
技术实现思路
鉴于所述，本专利技术的目的在于提供能防止多晶硅消失的现象的半导体器件的制造方法以及半导体器件。我们为了解决所述课题，调查了多晶硅的消失的发生条件。对于在硅衬底之上隔着膜厚7nm的氧化膜淀积多晶硅膜，以抗蚀图为掩模，注入硼离子，形成岛状的p型多晶硅区，接着淀积氧化硅膜，然后进行750度的热处理的试料，进行了使用缓冲氟酸(buffered hydrogenfluoride)的处理。这时，在试料全面，多晶硅以面密度20(cm-2)左右消失。可是，淀积在多晶硅膜之下的氧化膜的膜厚为2.6nm时，多晶硅完全不消失。因此，可知多晶硅的消失，是在淀积在多晶硅膜之下的氧化膜的膜厚非常薄时不发生。因此，作为多晶硅消失的一个原因，我们推测电荷陷入p型的多晶硅区域之中。即当p型的多晶硅区域在上下左右由厚的绝缘膜和非掺杂型的硅膜包围时，如果晶片带电，则电荷陷入p型的多晶硅区中，此后不从该区域放出，所以陷入的这些电荷成为一个原因，发生多晶硅的消失。可是，如果通过使氧化膜极薄，电荷能产生隧道效应时，则即使假定电荷停留在p型的多晶硅区中，也能通过薄的氧化膜，电荷向硅衬底一侧放出，p型的多晶硅区域不带电，不发生多晶硅的消失。另外认为硅衬底通过等离子体工艺等各种工艺处理或硅衬底的移载时的摩擦等而带电。这样，作为多晶硅消失的一个原因，列举电荷的理由并不十分清楚，但是，如下所示，认为由于与硅的阳极氧化即多孔硅的形成或电场研磨同样的机理，发生了多晶硅的消失。在阳极一侧配置硅衬底，在阴极一侧配置Pt等贵重金属电极后，如果在氟酸中把它们通电，则出现硅被蚀刻的称作阳极氧化的现象。作为该机理，硅原子彼此间的强共价键由于电荷的存在而被减弱，所以通过氟酸蚀刻硅(ref.R.L.Smith and S.D.Collins，J.Appl.Phys.71(1992)R1)。关于所述多晶硅的消失的发生，也认为是由于与该现象类似的机理而发生。即p型多晶硅区域由绝缘膜和非掺杂型的硅膜包围时，由于工艺处理而发生的电荷无法从p型多晶硅区出去，被陷入在该区域中。在该状态下，如果使用缓冲氟酸进行蚀刻，起初蚀刻多晶硅膜上的绝缘膜，但是在p型多晶硅区域的任意部分露出的瞬间，电荷向缓冲氟酸一侧放出，在该电荷的放出的同时，蚀刻多晶硅，发生多晶硅的消失。此外，认为所述多晶硅的消失是在p型多晶硅区中没有净带电时也发生。关于此，认为基于从p型多晶硅区域到蚀刻剂一侧的电荷放出的阳极氧化成为根本的原因。即认为在蚀刻剂和p型多晶硅区之间，在费密能的能级上存在差异，所以在两者接触的瞬间发生电荷的交换，与电荷放出同时，发生多晶硅的消失。这时的多晶硅消失的现象，不仅在p型多晶硅区域被非掺杂型的多晶硅区所包围时，而且在n型多晶硅区域被非掺杂型的多晶硅区域所包围时，此外，在p型多晶硅区域被n型多晶硅区域所包围时，以及n型多晶硅区域被p型多晶硅区所包围时也发生。因此，鉴于所述实际知识，为了实现所述目的，本专利技术的第一半导体器件的制造方法的特征在于包括在半导体衬底上形成第一绝缘膜的工序；除去第一绝缘膜的一部分的工序；在半导体衬底上的除去第一绝缘膜的一部分的区域中形成比第一绝缘膜的漏电流密度还高的第二绝缘膜的工序；在第一绝缘膜和第二绝缘膜的上面形成非掺杂型的半导体膜的工序；对非掺杂型的半导体膜的一部分掺杂杂质，形成以岛状分布的第一导电型的半导体区的工序；在第一导电型的半导体区和非掺杂型的半导体膜的上面形成第三绝缘膜的工序；通过湿蚀刻除去第三绝缘膜的一部分的工序；在第一导电型的半导体区的下部至少形成有第二绝缘膜。根据本专利技术的第一半导体器件的制造方法，第二绝缘膜具有把第一导电型的半导体区内的电荷向第一绝缘膜和第二绝缘膜一侧的外部放出的功能，所以通过湿蚀刻除去第三绝缘膜的一部分时，能本文档来自技高网...

【技术保护点】
一种半导体器件的制造方法，其特征在于包括：在半导体衬底上形成第一绝缘膜的工序；除去所述第一绝缘膜的一部分的工序；在所述半导体衬底上的除去所述第一绝缘膜的一部分的区域中形成比所述第一绝缘膜的漏电流密度还高的第二绝缘膜的 工序；在所述第一绝缘膜和所述第二绝缘膜的上面形成非掺杂型的半导体膜的工序；对所述非掺杂型的半导体膜的一部分掺杂杂质，形成以岛状分布的第一导电型的半导体区的工序；在所述第一导电型的半导体区和所述非掺杂型的半导体膜的上面 形成第三绝缘膜的工序；通过湿蚀刻除去所述第三绝缘膜的一部分的工序；在所述第一导电型的半导体区的下部至少形成有所述第二绝缘膜。

【技术特征摘要】
JP 2003-1-14 2003-0056681.一种半导体器件的制造方法，其特征在于包括在半导体衬底上形成第一绝缘膜的工序；除去所述第一绝缘膜的一部分的工序；在所述半导体衬底上的除去所述第一绝缘膜的一部分的区域中形成比所述第一绝缘膜的漏电流密度还高的第二绝缘膜的工序；在所述第一绝缘膜和所述第二绝缘膜的上面形成非掺杂型的半导体膜的工序；对所述非掺杂型的半导体膜的一部分掺杂杂质，形成以岛状分布的第一导电型的半导体区的工序；在所述第一导电型的半导体区和所述非掺杂型的半导体膜的上面形成第三绝缘膜的工序；通过湿蚀刻除去所述第三绝缘膜的一部分的工序；在所述第一导电型的半导体区的下部至少形成有所述第二绝缘膜。2.根据权利要求1所述的半导体器件的制造方法，其中还具有对所述非掺杂型的半导体膜掺杂杂质，与所述第一导电型的半导体区相邻形成第二导电型的半导体区的工序；形成所述第三绝缘膜的工序是在所述第一导电型的半导体区、所述第二导电型的半导体区以及所述非掺杂型的半导体膜的上面上形成第三绝缘膜的工序；在所述第二导电型的半导体区的下部至少形成有所述第二绝缘膜。3.根据权利要求1所述的半导体器件的制造方法，其中从所述第一导电型的半导体区到所述第一绝缘膜以及所述第二绝缘膜的外部的平均漏电流密度的绝对值，在所述第一导电型的半导体区和所述第一绝缘膜以及所述第二绝缘膜的外部的电位差的绝对值为1.5V时，至少在任意的极性下为1×10-10(A/mm2)以上。4.根据权利要求2所述的半导体器件的制造方法，其中从所述第二导电型的半导体区到所述第一绝缘膜以及所述第二绝缘膜的外部的平均漏电流密度的绝对值，在所述第二导电型的半导体区和所述第一绝缘膜以及所述第二绝缘膜的外部的电位差的绝对值为1.5V时，至少在任意的极性下为1×10-10(A/mm2)以上。5.根据权利要求1所述的半导体器件的制造方法，其中所述湿蚀刻是使用含氟类离子的药液进行。6.一种半导体器件的制造方法，其特征在于包括在半导体衬底上形成第一绝缘膜的工序；在所述第一绝缘膜的上面形成非掺杂型的半导体膜的工序；对所述非掺杂型的半导体膜的一部分掺杂杂质，形成以岛状分布的第一导电型的半导体区的工序；至少在所述第一导电型的半导体区的上面形成比所述第一绝缘膜的漏电流密度还高的第二绝缘膜的工序；通过湿蚀刻除去所述第二绝缘膜的一部分的工序。7.根据权利要求6所述的半导体器件的制造方法，其中还具有对所述非掺杂型的半导体膜掺杂杂质，与所述第一导电型的半导体区相邻地形成第二导电型的半导体区的工序；形成所述第二绝缘膜的工序是至少在所述第一导电型的半导体区和所述第二导电型的半导体区的上面形成所述第二绝缘膜的工序。8.根据权利要求6所述的半导体器件的制造方法，其中从所述第一导电型的半导体区到所述第二绝缘膜的外部的平均漏电流密度的绝对值在所述第一导电型的半导体区和所述第二绝缘膜的外部的电位差的绝对值为1.5V时，至少在任意的极性下为1×10-10(A/mm2)以上。9.根据权利要求6所述的半导体器件的制造方法，其中所述湿蚀刻是使用含氟类离子的药液进行。10.一种半导体器件的制造方法，其特征在于包括在半导体衬底上形成第一绝缘膜的工序；除去所述第一绝缘膜的一部分的工序；在所述半导体衬底上的除去所述第一绝缘膜的一部分的区域中形成比所述第一绝缘膜的漏电流密度还高的第二绝缘膜的工序；在所述第一绝缘膜和所述第二绝缘膜的上面上形成非掺杂型的半导体膜的工序；对所述非掺杂型的半导体膜掺杂杂质，形成导电型的半导体区的工序；除去所述导电型的半导体区的一部分和所述非掺杂型的半导体膜，形成构图的导电型的半导体区的工序；在所述第一绝缘膜和所述第二绝缘膜之上，覆盖所述构图的导电型的半导体区形成第三绝缘膜的工序；通过湿蚀刻...

【专利技术属性】
技术研发人员：仙石直久，松元道一，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：JP[日本]