【技术实现步骤摘要】
本专利技术涉及一种其用于改善集成电路中的构装密度(packing density)的制造方法，尤其涉及一种有利于空隙充填(gap-filling)与避免接触至栅极间的短路(contact-to-gate shorts)的制造方法。
技术介绍
间隙壁(spacer)为一种紧邻栅极侧面、并且在源极与漏极延伸区上方的结构。较佳的间隙壁为二氧化硅结构，可以选择的其它的材料，例如氮化硅(silicon nitride)、氮氧化硅(siliconoxynitride，SiON)等等也可以做为间隙壁材料。以剖面观察传统的间隙壁，通常为圆滑形状，金氧半导体场效晶体管则利用D形间隙壁、三角形氧化物间隙壁、或是梯形氮化物间隙壁，这些形状的间隙壁，有助于分开浅源极与漏极延伸区(shallow source and drain extensions)和深源极与漏极接触接合(deep source and drain contact junctions)。集成电路(IC)长程目标在于尺寸的缩小与构装密度的提升，尺寸缩小的IC减少所占用的面积，对于IC高速效能表现是很重要的，且提升的构装...
【技术保护点】
【技术特征摘要】
1.一种增加集成电路构装密度的制造方法，其特征在于，包括下列步骤在一半导体底材上形成一栅极结构；在紧邻该栅极结构的侧面形成一氧化薄层；在该氧化薄层上共形沉积一间隙壁材料；在该间隙壁材料上形成一氧化物，该氧化物具有一形状以覆盖该间隙壁材料的一L形部分；及移除该氧化物以暴露出该间隙壁材料的该L形部分。2.根据权利要求1所述的增加集成电路构装密度的制造方法，其特征在于，还包含在该氧化物与该半导体底材上沉积一中间介电层。3.根据权利要求1所述的增加集成电路构装密度的制造方法，其特征在于，还包含在未被该氧化薄层覆盖的该栅极结构上形成一自行对准硅化物薄层。4.根据权利要求1所述的增加集成电路构装密度的制造方法，其特征在于，其中该间隙壁材料为氮化物材料，较佳的为氮化硅。5.一种增加集成电路构装密度的制造方法，其有助于在集成电路中栅极结构之间的空隙充填，其特征在于，包括下列步骤提供至少两栅极结构于一半导体底材上；在该半导体底材与该复数个栅极结构上形成一第一氧化层；在该第一氧化层上共形沉积一氮化物层，其中相对于该第一氧化层时、该氮化物层具有较厚的一第一厚度；在该氮化物层上形成一第二氧化层，其中相对于该氮化物层时、该第二氧化层具有较厚的一第二厚度；及移除部分该第一氧...
【专利技术属性】
技术研发人员：叶双凤，金平中，
申请(专利权)人：上海宏力半导体制造有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。