处理栅极结构的方法技术

一种处理栅极结构的方法，以改善电效能特性，此栅极结构包括高介电常数栅极堆栈介电层，此处理栅极结构的方法包括提供一栅极堆栈介电层于硅基底上，此栅极堆栈介电层包括一二元（ｂｉｎａｒｙ）氧化物；形成一多晶硅层于上述栅极堆栈介电层上；进行微影图案化与蚀刻以形成一栅极结构；以及对上述栅极结构进行至少一电浆处理，此电浆处理包括一电浆源气体是择自于氢气、氮气、氧气与氨气所组成的族群中。（*该技术在2024年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术是有关于一种在微集成电路制程里的高介电常数CMOS晶体管的栅极堆栈层的制程，且特别有关于一种，包括高介电常数介电栅极堆栈层，以改善CMOS组件中的平带电压的电性。
技术介绍
金属氧化物半导体(MOS)集成电路的制造涉及许多制程步骤，其中栅极氧化层通常是位于硅基底上的热成长二氧化硅，而此硅基底掺杂n型或p型掺杂质；为了形成个别MOS场效晶体管(MOSFET)，其中的栅极电极形成于栅极介电层上，然后引入掺杂质于半导体基底中以形成源极与漏极。许多现代半导体微电子的制程可形成具有小于0.25微米的临界尺寸(criticaldimensions)，例如包括特征尺寸(features sizes)小于0.13微米的较新组件。当设计标准(design rule)减小时，晶体管的尺寸也会随晶体管特征一样根据尺寸关系(scaling relationships)减小，如栅极长度；当栅极长度减小时，电流漏电的问题就会变得更加严重，如栅极引发漏极漏电(gateinduced drain leakage，简称GIDL)，此问题属于低功率组件的问题，需要增加晶体管的关闭电流(off curren本文档来自技高网...

【技术保护点】
一种处理栅极结构的方法，以改善电效能特性，此栅极结构包括高介电常数栅极堆栈介电层，此处理栅极结构的方法包括：提供一栅极堆栈介电层于硅基底上，此栅极堆栈介电层包括一二元氧化物；形成一多晶硅层于上述栅极堆栈介电层上；进行微影图案化与蚀刻以形成一栅极结构；以及对上述栅极结构进行至少一电浆处理，此电浆处理包括一电浆源气体是择自于氢气、氮气、氧气与氨气所组成的族群中。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：王铭芳，侯拓宏，麦凯玲，姚亮吉，陈世昌，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：71[中国|台湾]