一种形成双大马士革结构中刻蚀阻挡层的方法技术

本发明专利技术属集成电路制造工艺技术领域。为了能够简化工艺，并对材料的介电常数进行调节，提出两种形成介质间抗刻蚀层的方法，分别针对有机和无机ｌｏｗｋ材料。当使用无机ｌｏｗｋ材料时，在ＣＶＤ淀积的最后阶段，加入一些其它气体，通过反应，形成新的材料，如ＳｉＯＮ作为刻蚀阻挡层。而对于有机ｌｏｗｋ材料而言，在旋涂结束后的烘焙过程中通入一些气体进行表面处理，或者在有机ｌｏｗｋ材料（没有完全固化时）进行离子注入、等离子体处理，使用如含Ｎ基团，使表面发生变性，形成新的抗刻蚀层。（*该技术在2024年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术属于集成电路制造工艺
，具体涉及在双大马士革结构中形成所需要的刻蚀阻挡层的方法。
技术介绍
随着集成电路的不断发展，晶体管的最小线宽不断缩小，目前先进的工艺已经达到0.09μm技术就是指线条间最小间距为0.09微米。在线宽不断缩小的同时，为了减小电路的RC延迟时间，采用了铜作为后道的金属连线，并使用介电常数小的材料作为金属线之间的绝缘层。由于铜的干法刻蚀技术始终不成熟，所以传统上用于形成Al金属布线的刻蚀技术对于铜来说是不适用的。为此一种新的称为大马士革结构的布线方式被开发出来。在刻蚀出来的介质沟槽和通孔中淀积铜后，再通过CMP技术将多余的铜去除，就形成了与Al线一样的金属连线。为了减少RC延迟，还要求包围铜线、铜栓塞的介质材料的介电常数尽可能低，同时又有一定的机械性能，并能够抗刻蚀，抵抗一定的高温等等。当前形成双大马士革结构主要有三个方案先刻蚀通孔再刻蚀沟槽、先刻蚀沟槽再刻蚀通孔、自对准双大马士革结构。为了能够很好地刻蚀出孔和槽，在两层lowk(低介电常数)材料之间通常需要加入一个刻蚀阻挡层，以保证能够分别形成孔和槽。形成刻蚀阻挡层的方法通常是专门采用一道CVD本文档来自技高网...

【技术保护点】
一种形成双大马士革结构中刻蚀阻挡层的方法，其特征在于当通孔一级的ｌｏｗｋ材料是无机材料时，在ＣＶＤ淀积通孔一级ｌｏｗｋ材料的最后阶段，通入一些与成膜反应气体不同的其它气体，使表面形成与基体材料性质不同的膜，以形成与通孔一级ｌｏｗｋ材料相比性质不同的刻蚀阻挡层；而当通孔一级的ｌｏｗｋ材料是有机材料时，在旋涂通孔一级的ｌｏｗｋ材料结束后，或在烘焙过程中，或在膜完全固化前通过离子注入或等离子体处理方式使表面变性，形成与基体材料性质不同的膜，从而形成刻蚀阻挡层。

【技术特征摘要】
1.一种形成双大马士革结构中刻蚀阻挡层的方法，其特征在于当通孔一级的lowk材料是无机材料时，在CVD淀积通孔一级lowk材料的最后阶段，通入一些与成膜反应气体不同的其它气体，使表面形成与基体材料性质不同的膜，以形成与通孔一级lowk材料相比性质不同的刻蚀阻挡层；而当通孔一级的lowk材料是有机材料时，在旋涂通孔一级的lowk材料结束后，或在烘焙过程中，或在膜完全固化前通过离子注入或等离子体处理方式使表面变性，形成与基体材料性质不同的膜，从而形成刻蚀阻挡层。2.根据权利要求1所述的形成刻蚀阻挡层的方法，其特征在于上述与基体材料性质不同的膜的介电常数k为4~9。3.根据权利要求1所述的形成刻蚀阻挡层的方法，其特征在于实现该方法的主要步骤是(1)使用PECVD的方法在硅片表面淀积无机介质材料；(2)在CVD淀积的结尾阶段，加入含N气体，形成刻蚀阻挡层SiON；(3)使用spin-on的方法在...

【专利技术属性】
技术研发人员：胡恒升，
申请(专利权)人：上海华虹集团有限公司，上海集成电路研发中心有限公司，
类型：发明
国别省市：31[中国|上海]