金属铜大马士革互联结构的制造方法技术

技术编号:7262124 阅读:320 留言:0更新日期:2012-04-14 04:47
本发明专利技术提出一种金属铜大马士革互联结构的制造方法,包括如下步骤:在金属介电层中预先制作第一通孔和第一沟槽,并在金属介电层上由下至上依次沉积蚀刻阻挡层、牺牲层、硬掩膜层、金属硬掩膜层、第一抗反射涂层、对应于第一沟槽的图形化的第一光刻胶;在后段互联金属工艺整合中形成双大马士革结构;在双大马士革结构中采用非氧化性酸去除蚀刻阻挡层之上的牺牲层;采用旋涂工艺将蚀刻阻挡层上方除金属铜之外的区域重新填满低介电常数材料,形成金属铜大马士革互联结构。本发明专利技术提供了一种金属铜大马士革互联结构的制造方法,以杜绝干法蚀刻和/或灰化工艺等在传统工艺中导致的低介电常数的损伤。

【技术实现步骤摘要】

本专利技术涉及半导体集成电路制造领域,尤其涉及一种,以杜绝干法蚀刻和/或灰化工艺等在传统工艺中导致的低介电常数的损伤。
技术介绍
随着半导体集成电路工艺技术的不断进步,当半导体器件缩小至深亚微米的范围时,互联中的电阻(R)和电容(C)易产生寄生效应,导致金属连线传递的时间延迟(RC time delay)。为了克服互联中的寄生效应,越来越多的人在超大规模集成电路后段互联的集成工艺中,采用低阻值材料(铜)或低介电常数(low k dielectric)的隔离物质来减少因寄生电阻与寄生电容引起的RC延迟时间。然而,当金属导线的材料由铝转换成电阻率更低的铜的时候,由于铜很快扩散进氧化硅和硅,且铜的蚀刻较为困难,因此,现有技术通过转变到双大马士革结构,然后填入铜来实现铜互联,以促使低阻值材料如铜或低介电常数材料在集成电路生产工艺中的应用。现有比较通用的一种双大马士革工艺,以晶片制造后段制程(Back-end ofline, BE0L)中金属硬掩膜(Metal Hard mask, MHM)工艺集成方法所显示的整合流程为例,可以参见图IA至图II。这种工艺提供基底层,基底层上形成金属介电层,本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员:郑春生张文广徐强陈玉文
申请(专利权)人:上海华力微电子有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1
相关领域技术