深亚微米CMOS沟道及源漏制造技术中的工艺集成方法技术

本发明专利技术涉及一种集成电路深亚微米沟道及源漏制造技术中的工艺集成方法。０．１５μ至０．１８μＣＭＯＳ制造工艺采用ＬＤＤ　ＮＭＯＳ器件结构和“仅有重掺杂源漏”的ＰＭＯＳ器件结构。在ＮＭＯＳ和ＰＭＯＳ器件边墙工艺完成之后，对两种器件同时进行Ｎ型杂质的倾斜角度的离子注入，Ｎ型杂质在ＰＭＯＳ晶体管沟道两侧的引入Ｎ－ＨＡＬＯ能改进ＰＭＯＳ器件短沟道特性。＂仅有重掺杂源漏＂的ＰＭＯＳ结构使ＮＭＯＳ器件在完成源漏结构后可使用ＲＴＰ高温退火，以保证ＮＭＯＳ晶体管栅耗尽特性，本发明专利技术方法使用了简捷的工艺步骤和ＰＭＯＳ器件架沟，可有效提高ＮＭＯＳ和ＰＭＯＳ晶体管的特性。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术为半导体集成电路制造工艺
，具体为一种深亚微米CMOS超大规模集成电路制造工艺集成技术为防止短沟道效应并同时提高工艺的可生产性，人们一般对NMOS和PMOS器件同时采用轻掺杂源漏技术(LDD)及斜角HALO注入技术。这实际与解决多晶栅杂质耗尽效应形成了一定的矛盾。其原因在于，当PMOS器件也使用了LDD结构后，由于受PMOS器件源漏结深的限制，使LDD形成之后不能使用高温快速退火来解决NMOS晶体管多晶栅杂质耗尽问题。为解决这一问题，可以使用低温预掺杂技术来改进，但其负面效应是增加了工艺的步骤，生产成本也随之提高。当PMOS器件不使用LDD结构，在NMOS源漏形成之后便可增加快速退火工艺来解决多晶栅杂质耗尽问题。但由于PMOS器件没有LDD结构，短沟道效应便更为敏感，生产中PMOS器件的特性难于控制，工艺窗口变得更小。本专利技术提出的深亚微米CMOS沟道及源漏制造技术中的工艺集成方法，其特点是在NMOS和PMOS晶体管多晶图形定义完成之后，在“仅有重掺杂源漏结构”的PMOS晶体管边墙形成以前，在PMOS多晶两侧引入N型杂质，这一N型杂质的引入同时完成NMOS轻掺杂源漏(LDD)离子的注入(记为离子注入1)，在此基础上，对PMOS晶体管进行光刻胶掩蔽，并完成NMOS轻掺杂源漏(LDD)离子注入2；在完成对NMOS晶体管高掺杂源漏区域的注入后，用快速退火的方法对晶片进行退火，以保证PMOS晶体管的栅耗尽特性能满足要求。上述步骤中退火温度为1000至1100摄氏度，退火时间为10秒至60秒。本专利技术的原理是，当PMOS晶体管中不引入LDD结构时，所表现出来的特点是短沟道特性更敏感，也就是说更容易受到工艺波动的影响，这是本专利技术所要解决的主要问题。但不引入LDD结构可以非常有效地解决NMOS晶体管栅耗尽问题，所以本方法中仍然延续了仅有重掺杂源漏的PMOS架构，也就是对PMOS晶体管没有引入轻掺杂源漏(LDD)。在此基础上，为解决仅有重掺杂源漏情况下PMOS特性的易波动性，在PMOS源漏形成以前在多晶边缘(即沟道两侧)引入N型杂质，可以提高所述区域的衬底浓度，有效阻止PMOS源漏向沟道处的横向扩散，使PMOS有效沟道长度不易受工艺波动影响。这一N型杂质的引入可以通过斜角离子注入(即HALO注入)来完成。即该引入通过倾斜角度的离子注入来引入，称为N型HALO注入。其注入倾斜角度(tilt)可为7度至30度；其注入可为四像限离子注入(quandrant)，扭转(twist)角为20度至30度；其注入能量为25Kev至35Kev；其注入剂量为1E14cm-2至1E15cm-2。由于对PMOS晶体管是做单独的调节，需另外增加光刻步骤以实现对NMOS晶体管的光刻胶掩蔽。也就是说，在沟道边缘引入N型杂质需通过增加两步工艺步骤来完成。这使工艺成本提高。为尽可能少地增加工艺步骤，同时完成N型杂质在多晶栅两侧沟道处的引入，本专利技术借用了NMOS晶体管形成过程中轻掺杂源漏注入的步骤，即LDD注入。其方法是，在NMOS晶体管需开始LDD光刻掩蔽及LDD注入前，先用较小的注入剂量在不涂胶作光刻掩蔽的情况下对整个晶片进行N型杂质的离子注入，既对NMOS晶体管与PMOS晶体管进行同时注入(见附附图说明图1)。通过这次离子注入(既离子注入1)，可以完成对PMOS晶体管多晶两侧沟道处N型杂质的引入(既N型HALO注入)，而且没有增加另外的光刻掩蔽步骤。当这次注入完成之后，可以继续NMOS晶体管LDD光刻掩蔽步骤，即对PMOS晶体管做光刻胶掩蔽，然后对NMOS晶体管进行第二次离子注入(既离子注入2，见图2)。注入1和注入2两次注入的剂量总和必须能满足NMOS晶体管源漏轻掺杂结构的需要，以满足NMOS晶体管的特性。由于NMOS晶体管的LDD光刻与离子注入并不是额外增加的步骤，实际为了调节PMOS晶体管所增加的工艺步骤只有一步，而且PMOS晶体管没有使用LDD结构，这使得工艺步骤非常简捷，生产成本得以降低。本专利技术提供了一种深亚微米CMOS沟道和源漏制造工艺的集成方法。通过这种集成方法在使用较少工艺步骤(离子注入)的情况下，同时可以改进NMOS晶体管和PMOS晶体管的短沟道特性以及NMOS晶体管的多晶栅耗尽特性，使NMOS晶体管和PMOS晶体管的特性得以提高。有限工艺步骤的使用使生产成本得以降低。图2是对PMOS晶体管进行光刻胶掩蔽，完成NMOS轻掺杂源漏(LDD)离子注入2的剖面示意图。图3是NMOS和PMOS晶体管在完成PMOS晶体管源漏退火之后的器件结构示意图。图中标号1为注入1，2为注入2，3为多晶硅。2、在步骤1的基础上已经完成了栅氧化工艺及多晶模块工艺，包括多晶硅薄膜的淀积，光刻和刻蚀，即晶体管栅区域的定义。3、用LPCVD方法淀积一氧化层薄膜，使晶体管源漏区域上形成一氧化膜阻挡层。4、对整个晶片进行N型杂质的倾斜离子注入(注入1，即，N-HALO注入)。见附图1。对PMOS晶体管，此剂量的大小必须能保证有效延缓PMOS高掺杂源漏向沟道区域的横向扩散。但同时此剂量不能设置太高，以保证PMOS晶体管源漏电容特性。其离子注入倾斜角度为7度至30度，扭转角为20度至30度，离子注入能量为25Kev或35Kev，离子注入剂量为1E14cm-2或1E15cm-2。5、对晶片进行光刻，用光刻胶掩蔽PMOS晶体管。6、对整个晶片进行一定剂量N型杂质的离子注入(注入2)。见附图2。注入2和注入1一起完成NMOS晶体管轻掺杂源漏区域的注入，以能满足NMOS晶体管轻掺杂源漏注入的要求，即应能满足NMOS晶体管的特性要求。7、对整个晶片进行P型杂质的离子注入(即P-HALO注入)，以能保证对NMOS晶体管沟道及域值的有效调节。8、用等离子去胶方法(干法)及腐蚀液方法(湿法)去除光刻胶。9、用LPCVD方法淀积一氧化层薄膜，并淀积氮化硅，随后对氮化硅进行选择刻蚀，以形成晶体管边墙。10、对晶片进行光刻，用光刻胶掩蔽PMOS晶体管。11、对整个晶片进行N型杂质的离子注入，以形成NMOS晶体管高掺杂源漏区。并用等离子去胶方法(干法)及腐蚀液方法(湿法)在离子注入完成后去除光刻胶。12、用快速退火的方法对晶片进行退火，退火温度为1000或1100摄氏度，退火时间为10秒或60秒，以保证NMOS晶体管的栅耗尽特性能满足要求。13、对晶片进行光刻，用光刻胶掩蔽NMOS晶体管。随后对晶片进行P型杂质的离子注入，以完成PMOS晶体管高掺杂源漏的注入。14、用等离子去胶方法(干法)及腐蚀液方法(湿法)去除光刻胶，并用快速退火的方法对PMOS晶体管源漏进行退火。当所有工艺步骤完成之后，晶体管的剖面图如图3所示。本文档来自技高网...

【技术保护点】
一种集成电路深亚微米沟道及源漏制造技术中的工艺集成方法，其特征在于：在ＮＭＯＳ和ＰＭＯＳ晶体管多晶图形定义完成之后，在“仅有重掺杂源漏结构”的ＰＭＯＳ晶体管边墙形成以前，在ＰＭＯＳ多晶两侧引入Ｎ型杂质，这一Ｎ型杂质的引入同时完成ＮＭＯＳ轻掺杂源漏（ＬＤＤ）离子的注入，在此基础上，对ＰＭＯＳ晶体管进行光刻胶掩蔽，并完成ＮＭＯＳ轻掺杂源漏（ＬＤＤ）离子注入；在完成对ＮＭＯＳ晶体管高掺杂源漏区域的注入后，用快速退火的方法对晶片进行退火，退火温度为１０００至１１００摄氏度，退火时间为１０秒至６０秒，以保证ＰＭＯＳ晶体管的栅耗尽特性能满足要求。

【技术特征摘要】
1.一种集成电路深亚微米沟道及源漏制造技术中的工艺集成方法，其特征在于在NMOS和PMOS晶体管多晶图形定义完成之后，在“仅有重掺杂源漏结构”的PMOS晶体管边墙形成以前，在PMOS多晶两侧引入N型杂质，这一N型杂质的引入同时完成NMOS轻掺杂源漏(LDD)离子的注入，在此基础上，对PMOS晶体管进行光刻胶掩蔽，并完成NMOS轻掺杂源漏(LDD)离子注入；在完成对NMOS晶体管高掺杂源漏区域的注入后，用快速退火的方法对晶片进行退火，退火温度为1000至1100摄氏度，退火时间为10秒至60秒，以保证...

【专利技术属性】
技术研发人员：王炜，
申请(专利权)人：上海华虹集团有限公司，
类型：发明
国别省市：31[中国|上海]