用于钛硅化物制造工艺窗口的pMOS的制作方法技术

一种用于钛硅化物制造工艺窗口的ｐＭＯＳ制作方法，该方法包括如下步骤：　　　　提供具有Ｐ井与Ｎ井形成于其中的底材；　　　　形成氧化层于该底材上作为一栅氧化层；　　　　形成一多晶硅层于该栅氧化层上；　　　　蚀刻该多晶硅层及该氧化层分别形成栅极结构于该Ｐ井及该Ｎ井上；　　　　形成第一间隙壁于该栅极与该栅氧化层的侧壁上；利用一离子布植法植入离子进入底材，如此形成轻掺杂源极结构邻近栅极；　　　　利用第一光阻覆盖于ｎ井之上执行第二离子布植法以制作ｎＭＯＳ的漏极与源极；　　　　去除第一光阻；　　　　形成第二间隙壁于第一间隙壁上；　　　　利用第二光阻遮盖该ｎ井区域以暴露出该ｐ井区域；　　　　执行第三次离子布植以制作ｐＭＯＳ的漏极与源极；以及　　　　去除该第二光阻。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及半导体组件，特别是关于一种用于钛硅化物制造工艺窗口的P型金属氧化物半导体(pMOS)的制作方法。
技术介绍
半导体工业已进阶至超大型集成电路(ULSI)
，且其维度已经缩小到次微米，甚至纳米的尺寸。随着组件尺寸的缩小，其代价为寄生效应将导致RC延迟及增加源极与漏极串联电阻。热载子为降低组件性能的其它重点，现有技术说明借助一离子布植法以高剂量氮掺杂入多晶硅化金属栅极及硅基材，将改善深次微米组件的性能。为增加操作速度，自行对准金属硅化物(salicide)制造工艺已被发展许多年，此技术用于达到减少栅极、源极与漏极电阻的目的，快速的操作速度为极短信道MOSFET的基本需求，M.T.Takagi等人提出一形成金属硅化物制造工艺的方法于IEDM，Tech.Dig.，p.455，1996；自行对准金属硅化物接触制程为一普遍的方法用以减少栅极、漏极与源极的电阻，例如，一金属层被溅镀于基材与栅极上，在特定温度范围下执行一快速热回火(RTA)以使金属与栅极和基材反应，然后，一剥除步骤用于除去栅极侧壁间隙壁上未反应的金属，如此，金属硅化物层自行对准形成于栅极、源极与漏极区域上。但是在钛硅化物制造工艺后，由于不良的TiSix-Si界面构成，钛硅化物的工艺过程会降低pMOS的性能，从而导致更高的层间电阻。(But the Ti-Salicide process can degrade pMOS performance due to formation of poorTiSix-Si interface，resulting in higher interface resistance，after Ti-Salicidation.)因此有必要提出一崭新的方法制作具有Ti金属硅化物的P型金属氧化物半导体。
技术实现思路
本专利技术的主要目的在于提供一种用于钛硅化物(Ti-salicide)制造工艺窗口的pMOS的制作方法。本专利技术揭示一种用于Ti-salicide制造工艺窗口的pMOS制作方法，该方法包括如下步骤提供具有P井与N井形成于其中的底材；形成氧化层于该底材上作为一栅氧化层；形成一多晶硅层于该栅氧化层上；蚀刻该多晶硅层及该氧化层分别形成栅极结构于该P井及该N井上；形成第一间隙壁于该栅极与该栅氧化层之侧壁上；利用一离子布植法植入离子进入底材，如此形成轻掺杂源极(LDD)结构邻近栅极；利用第一光阻覆盖于n井之上执行第二离子布植法以制作nMOS的漏极与源极；之后去除第一光阻；形成第二间隙壁于第一间隙壁上；利用第二光阻遮盖该n井区域以暴露出该p井区域；执行第三次离子布植以制作pMOS的漏极与源极；以及去除该第二光阻。附图说明图1为一半导体底材的截面图，说明依据本专利技术形成一LDD于半导体底材中的步骤。图2为一半导体底材的截面图，说明依据本专利技术形成nMOS漏极与源极于半导体底材中的步骤。图3为一半导体底材的截面图，说明依据本专利技术形成第二间隙壁的步骤。图4为一半导体底材的截面图，说明依据本专利技术形成pMOS漏极与源极于半导体底材中的步骤。具体实施例方式本专利技术提出一种方法用以制造具有一自行对准金属硅化物结构的P型金属氧化物半导体(pMOS)晶体管，详细说明如下，并请参阅附图。参考图1，使用具有<100>结晶方向的一底材(substrate)2为较佳实施例，底材包括多个场氧化区域(未标明)及双井(P井与N井)预先形成于其中，在此实施例中，厚的场氧化(FOX)区域作为隔离的目的。一薄的氧化层4形成于底材2上作为一栅氧化层，在较佳实施例中，栅氧化层4由二氧化硅组成，利用一氧-蒸气环境中温度约在摄氏800至1100度下形成。在较佳实施例中，栅氧化层4的厚度约15至200。氧化硅层4形成之后，利用化学气相沉积法沉积一掺杂多晶硅层6于栅氧化层4上，然后多晶硅层6、及氧化层4以蚀刻法蚀刻分别形成栅极结构于P井及N井上。随后一氧化层形成于包含栅极6与栅氧化层4的栅极结构上，随后利用非等向性蚀刻工艺回蚀氧化层，因此第一间隙壁8形成于栅极结构的侧壁上。参考图1，利用一离子布植法植入离子进入底材，如此形成轻掺杂源极(LDD)结构10邻近栅极结构，该LDD植入片使用磷作为nMOS LDD植入片(减少热载体效应)和pMOS Halo植入片(减少穿通)。(This LDD implant uses“Phosphorus”to serve as nMOS LDDimplant(reduce hot carrier effect)and pMOS Halo implant(reduce punch through.)另外，由于上述工艺在整个晶圆上进行，平版印刷就不需要了。(Furthermore，nolitho step is needed since it is done on the whole wafer.)能量与布植剂量分别为约20～200KeV及1E12～1E15原子/平方厘米(The dosage is～1E12～1E15 1/cm^2，energy 20～200KeV，)此布植角度约为0-60度。如图2所示，执行一高剂量离子布植法以布植离子入p井的底材2，如图所示一光阻12覆盖于n井之上。此布植形成nMOS的漏极与源极14(N+IMP)。能量与布植剂量分别为约如前所述或者P5至200KeV及1E13至1E16原子/平方厘米。之后去除光阻。接续于第一间隙壁(spacer)8上制作第二间隙壁16，同理，亦采用沉积介电膜后，利用蚀刻技术制作，如图3所示。接着参阅图4，利用第二光阻18遮盖n井区域以暴露出p井区域。最后执行第三次离子布植制作Pmos的漏极与源极20。之后去除光阻18。能量与布植剂量分别为约B2至40KeV及1E13至1E16原子/平方厘米。此方法可以提供更深的p+植入(P+IMP)，更深更密的P+S/D有助于减少TiSix-Si层间电阻，第二间隙壁提供了更长的pMOS沟道长度以减少该更深/更密P+S/D引起的短通道效应，从而改善了(The deeper and denser P+S/D can help to reduceTiSix-Si interface resistance，and the 2ndspacer provides longer pMOS channel lengthto reduce short channel effect by this deeper/denser P+S/D，thus improving the)钛硅化物的制造工艺窗口(Ti salicide process window)。后续步骤可以包含Ti salicide工艺过程。自行对准金属硅化物(SALICIDE)技术被采用以减少栅极、源极与漏极的电阻。在一较特定温度使金属与多晶硅及底材反应形成金属硅化物层于栅极、源极与漏极上，因此金属硅化物分别自行对准形成于栅极与底材上。本专利技术以一较佳实施例说明如上，仅用于帮助了解本专利技术的实施，非用以限定本专利技术的保护范围，而熟悉此领域的技术人员在领悟本专利技术的内容后，在不脱离本专利技术的精神范围内，当可作些许更动润饰及等同的变化替换，其专利保护范围应当以权利要求书所限定的范围为准。本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于钛硅化物制造工艺窗口的pMOS制作方法，该方法包括如下步骤提供具有P井与N井形成于其中的底材；形成氧化层于该底材上作为一栅氧化层；形成一多晶硅层于该栅氧化层上；蚀刻该多晶硅层及该氧化层分别形成栅极结构于该P井及该N井上；形成第一间隙壁于该栅极与该栅氧化层的侧壁上；利用一离子布植法植入离子进入底材，如此形成轻掺杂源极结构邻近栅极；利用第一光阻覆盖于n井之上执行第二离子布植法以制作nMOS的漏极与源极；去除第一光阻；形成第二间隙壁于第一间隙壁上；利用第二光阻遮盖该n井区域以暴露出该p井区域；执行第三次离子布植以制作pMOS的漏极与源极；以及去除该第二光阻。2.如权利要求1所述的用于钛硅化物制造工艺窗口的pMOS制作方法，其特征在于，所述第一次离子布植的能量为20至200KeV。3.如权利要求1所述的用于钛硅化物制造工...

【专利技术属性】
技术研发人员：詹奕鹏，丁永平，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：