半导体芯片及其制造方法、和半导体装置制造方法及图纸

一种半导体芯片的制造方法，包括：从具有表面及背面并在上述表面形成有功能元件的半导体基板的上述表面，形成向该半导体基板的厚度方向延伸的凹部的工序；向上述凹部的内壁面供给不活泼的第１金属材料而形成氧化防止膜的工序；在该形成氧化防止膜的工序后，向上述凹部内供给含有比上述第１金属材料易氧化的金属的第２金属材料的工序；电连接上述第２金属材料与上述功能元件的工序；在残留上述氧化防止膜的状态下，从其背面去除上述半导体基板，使之变得比上述凹部的深度薄，将上述凹部形成为贯通基板的贯通孔，将上述第２金属材料形成为电连接上述表面侧与上述背面侧的贯通电极，同时形成为从上述背面侧突出的背面侧突起电极的薄型化工序。（*该技术在2024年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种具有突起电极的半导体芯片及其制造方法、和设置了具有突起电极的多个半导体芯片的多片型的半导体装置。
技术介绍
图20是表示现有的具有贯通电极的半导体芯片的结构的图解剖面图。该半导体芯片91包含有由硅(Si)制成的半导体基板90。在半导体基板90的一方表面(以下称为“表面”)上形成具有多个电极的功能元件(器件)71。在功能元件71的侧方形成有沿厚度方向贯通半导体基板90的贯通孔79。在半导体基板90的表面形成具有开口72a、72b的硬掩模72。硬掩模72由氧化硅(SiO2)构成。在垂直俯视观察半导体基板90的俯视状态下，在开口72a内存在有功能元件71的电极，开口72b与贯通孔79形成1个具有连续的内壁面的孔。在贯通孔79及开口72b的内壁面形成有由氧化硅构成的绝缘膜74。在包括绝缘膜74之上、开口72a内、及开口72b与开口72a之间的硬掩模72之上的预定区域形成有由氮化钽(TaN)、氮化钛(TiN)构成的连续的扩散防止膜75。在贯通孔79及开口72b的内部由贯通电极80所填埋。在半导体基板90的与表面相反一侧的面(以下称为背面)，与贯通电极80一体地形成从背面突本文档来自技高网...

【技术保护点】
一种半导体芯片的制造方法，其特征在于，包括：从具有表面及背面并在上述表面形成有功能元件的半导体基板的上述表面，形成向该半导体基板的厚度方向延伸的凹部的工序；向上述凹部的内壁面供给不活泼的第１金属材料，形成由该第１金属材料构成 的氧化防止膜的工序；在该形成氧化防止膜的工序后，向上述凹部内供给含有比上述第１金属材料易氧化的金属的第２金属材料的工序；电连接向上述凹部内供给的第２金属材料与上述功能元件的工序；在残留上述氧化防止膜的状态下，将上述半 导体基板从其背面去除，使其厚度变得比上述凹部的深度薄，将上述凹部形成为沿厚度方向...

【技术特征摘要】
JP 2003-12-4 2003-4064461.一种半导体芯片的制造方法，其特征在于，包括从具有表面及背面并在上述表面形成有功能元件的半导体基板的上述表面，形成向该半导体基板的厚度方向延伸的凹部的工序；向上述凹部的内壁面供给不活泼的第1金属材料，形成由该第1金属材料构成的氧化防止膜的工序；在该形成氧化防止膜的工序后，向上述凹部内供给含有比上述第1金属材料易氧化的金属的第2金属材料的工序；电连接向上述凹部内供给的第2金属材料与上述功能元件的工序；在残留上述氧化防止膜的状态下，将上述半导体基板从其背面去除，使其厚度变得比上述凹部的深度薄，将上述凹部形成为沿厚度方向贯通上述半导体基板的贯通孔，将配置在上述凹部内的上述第2金属材料形成为电连接上述半导体基板的上述表面侧与上述背面侧的贯通电极，同时，形成为从上述半导体基板的上述背面侧突出的背面侧突起电极的薄型化工序。2.如权利要求1所述的半导体芯片的制造方法，其特征在于上述第1金属材料为金及钯中的1种以上。3.如权利要求1所述的半导体芯片的制造方法，其特征在于还包含在上述形成凹部的工序之后、上述形成氧化防止膜的工序之前，向上述凹部的内壁面供给具有电绝缘性的材料，形成由该具有电绝缘性的材料构成的绝缘膜的工序。4.如权利要求1～3中任意一项所述的半导体芯片的制造方法，其特征在于还包含在上述形成凹部的工序之后、上述形成氧化防止膜的工序之前，在上述凹部的内壁面上形成抑制金属原子从上述贯通孔内向上述半导体基板的扩散的扩散防止膜的扩散防止膜形成工序。5.如权利要求1～3中任意一项所述的半导体芯片的制造方法，其特征在于还包含在上述形成氧化防止膜的工序之后、上述向凹部供给第2金属材料的工序之前，在上述凹部的内壁面上形成抑制上述氧化防止膜与上述第2金属材料之间的金属原子的扩散的金属间扩散防止膜的工序。6.如权利要求4所述的半导体芯片的制造方法，其特征在于还包含在上述形成氧化防止膜的工序之后、上述向凹部供给第2金属材料的工序之前，在上述凹部的内壁面上形成抑制上述氧化防止膜与上述第2金属材料之间的金属原子的扩散的金属间扩散防止膜的工序。7.如权利要求1～3中任意一项所述的半导体芯片的制造方法，其特征在于上述第2金属材料包含固相线温度为60℃以上且370℃以下的温度范围的低熔点金属材料，上述向凹部供给第2金属材料的工序，还包含向上述凹部的底部供给上述低熔点金属材料，形成低熔点金属层的低熔点金属层形成工序。8.如权利要求4所述的半导体芯片的制造方法，其特征在于上述第2金属材料包含固相线温度为60℃以上且370℃以下的温度范围的低熔点金属材料，上述向凹部供给第2金属材料的工序，还包含向上述凹部的底部供给上述低熔点金属材料，形成低熔点金属层的低熔点金属层形成工序。9.如权利要求5所述的半导体芯片的制造方法，其特征在于上述第2金属材料包含固相线温度为60℃以上且370℃以下的温度范围的低熔点金属材料，上述向凹部供给第2金属材料的工序，还包含向上述凹部的底部供给上述低熔点金属材料，形成低熔点金属层的低熔点金属层形成工序。10.如权利要求7所述的半导体芯片的制造方法，其特征在于上述低熔点金属层形成工序，包含向上述凹部的底部供给含有由上述低熔点金属材料构成的粉末的低熔点金属膏的膏供给工序。11.一种半导体芯片的制造方法，其特征在于，包括形成在形成有功能元件的半导体基板的一方表面上开口的孔的工序；在该孔的内部埋入聚合物的工序；在埋入该孔内部的上述聚合物的露出表面上形成与上述功能元件电连接的布线层的布线层形成工序；在上述聚合物之上的布线层上形成突起电极的工序。12.如权利要求11所述的半导体芯片的制造方法，其特征在于上述布线层形成工序包含形成上述布线层、使上述聚合物从上述孔的边缘部与上述布线层之间露出的工序。13.如权利要求11或12所述的半导体芯片的制造方法，其特征在于上述形成孔的工序包含形成作为上述孔的凹部的工序，上述功能元件被形成在上述半导体基板的上述一方表面上，该半导体芯片的制造方法，还包含在上述形成凹部的工序之后、上述向凹部内埋入上述聚合物的工序之前，向上述凹部的内壁面供给导电性材料，形成与上述功能元件电连接的导电膜的工序；在上述向凹部内埋入聚合物的工序之后，从与上述一方表面不同的另一方...

【专利技术属性】
技术研发人员：谷田一真，梅本光雄，根本义彦，高桥健司，
申请(专利权)人：罗姆股份有限公司，三洋电机株式会社，株式会社瑞萨科技，株式会社东芝，
类型：发明
国别省市：JP[日本]