一种多芯片集成电路封装方法技术

本发明专利技术公开了一种多芯片集成电路封装方法及其结构，方法包括步骤：采用金属引脚框架作为多芯片封装的载体；采用硅片作为基板以形成硅片基板，在基板上设置芯片互连的布线；在金属引脚框架上置放硅片作为基板；在基板上叠放所要封装的多个芯片；将所要封装的多个芯片采用金线互连或连接到硅片基板上；再用金线将硅片基板和金属引脚框架相连接；将芯片、基板、金属引脚框架塑封于一体。依此方法而得到相应地封装结构突破了多芯片在系统封装只能采用球栅阵列封装形式的现状，实现了金属引脚的封装形式。同时也降低了对基板的生产工艺要求和封装成本，还灵活地拓宽了封装后的多芯片集成电路的功能。（*该技术在2024年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及集成电路芯片的封装，更具体地指一种多芯片集成电路封装方法及其结构。
技术介绍
目前，在对集成电路芯片封装中，将多个裸芯片互连为系统，并组装在单个封装内的“系统封装(SIP)”方案日益受到重视。虽然“片上系统(SOC)”方案能将多个芯片功能设计并制造在单个裸片上，也同样具有“系统封装(SIP)”在提供电路板安装密度和可靠性方面的优点，但与“系统封装(SIP)”相比，“片上系统(SOC)”方案存在设计周期长，研发费用高，难以将高频、高压等电路整合进去的局限，因此“系统封装(SIP)”由于不存在以上缺点而得迅速发展。“系统封装”大多整合有CPU、’RAM、ROM、I/O等多个功能，系统内多芯片之间的复杂互连必须通过基板来实现，基板的作用与常见的安装电子元器件的印刷电路板完全相同。在芯片封装中，迄今“系统封装”的基板均采用环氧树脂印刷电路板，只是比常见印刷线路板更小、更薄，布线更精细。在现有的数十种常用封装技术中，大致可分为二类第一类是采用金属(铜、镍)引脚框架的方案，如DIP、TSOP、QFP、PLCC等，此类方案，以金属引脚框架作为芯片载体，芯片1通过金线2与金属引脚框本文档来自技高网...

【技术保护点】
一种多芯片集成电路封装方法，其特征在于，该方法包括以下步骤：ａ，采用金属引脚框架作为多芯片封装的载体；ｂ，采用硅片材料作为基板以形成硅片基板，并在硅片基板上设置芯片互连的布线；ｃ，在金属引脚框架上置放硅片基板；　 　ｄ，在硅片基板上叠放所要封装的多个芯片；ｅ，将所要封装的多个芯片采用金线互连或连接到硅片基板上；ｆ，再用金线将硅片基板和金属引脚框架相连接；ｇ，将芯片、硅片基板、金属引脚框架塑封于一体。

【技术特征摘要】
1.一种多芯片集成电路封装方法，其特征在于，该方法包括以下步骤a，采用金属引脚框架作为多芯片封装的载体；b，采用硅片材料作为基板以形成硅片基板，并在硅片基板上设置芯片互连的布线；c，在金属引脚框架上置放硅片基板；d，在硅片基板上叠放所要封装的多个芯片；e，将所要封装的多个芯片采用金线互连或连接到硅片基板上；f，再用金线将硅片基板和金属引脚框架相连接；g，将芯片、硅片基板、金属引脚框架塑封于一体。2.如权利要求1所述的多芯片集成电路封装方法，其特征在于所述的步骤d中，在硅片基板上叠放多个芯片时，可将多个芯片叠放一层或几层。3.如权利要求1或2所述的多芯片集成电路封装方法，其特征在于当硅片基板上叠放的多个芯片叠放为一层时，在将同一层的芯片用金线相互连接，或将芯片用金线连接到硅片基板上；当硅片基板上叠放的多个芯片叠放为几层时，上一层芯片均采用金线...

【专利技术属性】
技术研发人员：崔巍，
申请(专利权)人：上海集通数码科技有限责任公司，
类型：发明
国别省市：31[中国|上海]