一种多芯片集成电路封装方法技术

本发明专利技术公开了一种多芯片集成电路封装方法及其结构，方法包括步骤：采用金属引脚框架作为多芯片封装的载体；采用硅片作为基板以形成硅片基板，在基板上设置芯片互连的布线；在金属引脚框架上置放硅片作为基板；在基板上叠放所要封装的多个芯片；将所要封装的多个芯片采用金线互连或连接到硅片基板上；再用金线将硅片基板和金属引脚框架相连接；将芯片、基板、金属引脚框架塑封于一体。依此方法而得到相应地封装结构突破了多芯片在系统封装只能采用球栅阵列封装形式的现状，实现了金属引脚的封装形式。同时也降低了对基板的生产工艺要求和封装成本，还灵活地拓宽了封装后的多芯片集成电路的功能。

【技术实现步骤摘要】

本专利技术涉及集成电路芯片的封装，更具体地指一种多芯片集成电路封装方法及其结构。
技术介绍
目前，在对集成电路芯片封装中，将多个裸芯片互连为系统，并组装在单个封装内的“系统封装(SIP)”方案日益受到重视。虽然“片上系统(SOC)”方案能将多个芯片功能设计并制造在单个裸片上，也同样具有“系统封装(SIP)”在提供电路板安装密度和可靠性方面的优点，但与“系统封装(SIP)”相比，“片上系统(SOC)”方案存在设计周期长，研发费用高，难以将高频、高压等电路整合进去的局限，因此“系统封装(SIP)”由于不存在以上缺点而得迅速发展。“系统封装”大多整合有CPU、’RAM、ROM、I/O等多个功能，系统内多芯片之间的复杂互连必须通过基板来实现，基板的作用与常见的安装电子元器件的印刷电路板完全相同。在芯片封装中，迄今“系统封装”的基板均采用环氧树脂印刷电路板，只是比常见印刷线路板更小、更薄，布线更精细。在现有的数十种常用封装技术中，大致可分为二类第一类是采用金属(铜、镍)引脚框架的方案，如DIP、TSOP、QFP、PLCC等，此类方案，以金属引脚框架作为芯片载体，芯片1通过金线2与金属引脚框架3相联并向外引出(见图1)，塑封材料4将其密封。第二类是采用非金属引脚的方案，如球栅阵列(BGA)，此类方案以微型印刷线路板作为芯片载体，芯片1通过金线2与印刷线路板5相连，并通过底部的焊球6引出(见图2)，并用塑封材料4将其密封。其优点是引出焊球分布在底面积上，与框架引脚只能在侧边上引出相比，具有密度高、尺寸小，能安排大量引脚。多芯片封装中，出于温度系数匹配的限制，金属框架之上只能放置硅片，而不允许放置微型印刷线路板。因此迄今“系统封装”由于采用微型印刷线路板为互连基板，就只有采用球栅阵列(BGA)封装形式(图4中1为芯片，2为连接的金线，5为印刷线路板，6为焊球，4为塑封材料)，而不允许采用金属引脚封装形式。这就局限了“系统封装”芯片的应用范围，其局限在于很多能装配金属引脚芯片的整机厂并不具备安装采用球栅阵列封装的芯片的设备和能力；同时大量的低端电子产品出于降低安装密度、芯片成本和生产工艺要求的考虑，也不希望采用球栅阵列封装的芯片。如何解决多芯片的封装中存在的上述问题，一直困扰着业界人士。
技术实现思路
本专利技术的目的是针对多芯片封装存在的上述均采用微型印刷线路板为基板，只能实现球栅阵列封装的问题，提出一种多芯片集成电路封装方法及其结构，以使多芯片封装后的集成电路适用范围更加广阔。为了实现上述目的，本专利技术采用如下技术方案该多芯片集成电路封装方法包括以下步骤a，采用金属引脚框架作为多芯片封装的载体；b，采用硅片作为基板以形成硅片基板，并在硅片基板上设置芯片互连的布线；c，在金属引脚框架上置放硅片基板；d，在硅片基板上叠放所要封装的多个芯片；e，将所要封装的多个芯片采用金线互连或连接到硅片基板上；f，再用金线将硅片基板和金属引脚框架相连接；g，将芯片、硅片基板、金属引脚框架塑封于一体。该多芯片集成电路封装结构包括多个芯片、基板、金属引脚框架、塑封材料，所述的基板采用硅片材料形成硅片基板，在硅片基板设置芯片互连的布线，硅片基板置于金属引脚框架内；所述多个芯片置于硅片基板上，芯片与芯片之间、芯片与硅片基板之间通过金线相连接；所述的硅片基板与金属引脚框架之间也通过金线相连接；所述的塑封材料将多个芯片、硅片基板、金属引脚框架封装于一体。在本专利技术的上述技术方案中，将硅片作为基板置入于金属引脚框架，而在硅片基板上叠放所要封装的多个芯片，多个芯片采用金线连接到基板上，再用金线将硅片基板和金属引脚框架相连接，并将芯片、硅片基板、金属引脚框架塑封于一体。由此所得到的多芯片集成电路封装结构，与传统采用球栅阵列封装结构相比，具有以下优点1、突破了多芯片在系统封装只能采用球栅阵列封装形式的现状，实现了金属引脚的封装形式。2、也大大降低了对基板的生产工艺要求。3、采用硅片做基板可以实现印刷线路板难以达到的更为复杂的系统互连。4、采用硅片作为基板的成本要远低于常规用印刷线路板作为基板成本。5、通过增加掩膜层数来灵活地拓宽了封装后的多芯片集成电路的功能。附图说明图1a和图1b分别为传统金属引脚框架单芯片封装结构剖视和仰视示意图。图2a和图2b分别为传统的球栅阵列单芯片封装结构剖视和仰视示意图。图3为传统的球栅阵列多芯片封装结构剖视示意图。图4为本专利技术的多芯片的封装结构剖视示意图。具体实施例方式本专利技术的多芯片集成电路封装方法包括以下步骤a，采用金属引脚框架作为多芯片封装的载体；b，采用硅片作为基板以形成硅片基板，并在硅片基板上设置芯片互连的布线；c，在金属引脚框架上置放硅片基板；d，在硅片基板上叠放所要封装的多个芯片；e，将所要封装的多个芯片采用金线互连或连接到硅片基板上； f，再用金线将硅片基板和金属引脚框架相连接；g，将芯片、硅片基板、金属引脚框架塑封于一体。所述的步骤d中，在硅片基板上叠放多个芯片时，可将多个芯片叠放一层或几层。当硅片基板上叠放的多个芯片叠放为一层时，在将同一层的芯片用金线相互连接，或将芯片用金线连接到硅片基板上；当硅片基板上叠放的多个芯片叠放为几层时，上一层芯片均采用金线连接到硅片基板上或下层的芯片上。硅片基板上共叠放多少层芯片、每一层放置多少芯片以及芯片之间的连接关系视所需要制作的具体集成电路而定。但一般来说，芯片连接后均要接到硅片基板上，然后再通过金线将硅片基板与金属引脚框架连接起来。依本专利技术的上述方法所封装的多芯片集成电路封装结构请参阅图5所示，在该结构中，包括多个芯片1、金属引脚框架3、塑封材料4、基板7，所述的基板7采用硅片材料以形成硅片基板，在硅片基板7上设置芯片互连的布线，硅片基板7置于金属引脚框架3内；所述多个芯片1置于硅片基板7上，芯片1与硅片基板7之间通过金线2相连接；硅片基板7与金属引脚框架3之间也通过金线2相连接；所述的塑封材料4将多个芯片1、金属引脚框架3、硅片基板7封装于一体。所述的多个芯片1呈一层或几层叠置于硅片基板7上。当硅片基板7上叠置的多个芯片为一层时，同一层的芯片1通过金线相互连接，或将芯片1通过金线2连接到硅片基板7上；当硅片基板7上叠置的多个芯片1叠放为几层时，上一层芯片1采用金线2连接到硅片基板7上或下层的芯片1上。本专利技术上述方法和结构的优点叙述如下采用硅片作为“系统封装”的基板，从而使“系统封装”突破了只能采用球栅阵列封装形式的现状，实现了金属引脚的封装形式。采用硅片作为基板，不仅使“系统封装”实现了金属引脚封装形式，也大大降低了对基板的生产工艺要求。基板目前采用的微型印刷线路板实际上和常见安装电子元器件的电路板属于相同的工艺和技术，其常规工艺所能做到的线宽和线距为4密尔(100um)，而基板对线宽和线距的要求为3密尔(75um)以下，已超过印刷线路板的工艺极限，因此其成本和工艺难度都大大增加了，通常其成本要占球栅阵列封装总成本的40％-50％。而硅片常规工艺所能做到的线宽和线距为0.6um(6寸晶圆)到1.2um(4寸晶圆)，即使硅片基板线宽和线距的密度比印刷线路板提高了50倍减到1.5um，也有极大的工艺富裕度，故可轻易地保证极高的合格率。同时由于硅片的布线密度比印刷线路板本文档来自技高网...

【技术保护点】
一种多芯片集成电路封装方法，其特征在于，该方法包括以下步骤：ａ，采用金属引脚框架作为多芯片封装的载体；ｂ，采用硅片材料作为基板以形成硅片基板，并在硅片基板上设置芯片互连的布线；ｃ，在金属引脚框架上置放硅片基板；　 　ｄ，在硅片基板上叠放所要封装的多个芯片；ｅ，将所要封装的多个芯片采用金线互连或连接到硅片基板上；ｆ，再用金线将硅片基板和金属引脚框架相连接；ｇ，将芯片、硅片基板、金属引脚框架塑封于一体。

【技术特征摘要】
1.一种多芯片集成电路封装方法，其特征在于，该方法包括以下步骤a，采用金属引脚框架作为多芯片封装的载体；b，采用硅片材料作为基板以形成硅片基板，并在硅片基板上设置芯片互连的布线；c，在金属引脚框架上置放硅片基板；d，在硅片基板上叠放所要封装的多个芯片；e，将所要封装的多个芯片采用金线互连或连接到硅片基板上；f，再用金线将硅片基板和金属引脚框架相连接；g，将芯片、硅片基板、金属引脚框架塑封于一体。2.如权利要求1所述的多芯片集成电路封装方法，其特征在于所述的步骤d中，在硅片基板上叠放多个芯片时，可将多个芯片叠放一层或几层。3.如权利要求1或2所述的多芯片集成电路封装方法，其特征在于当硅片基板上叠放的多个芯片叠放为一层时，在将同一层的芯片用金线相互连接，或将芯片用金线连接到硅片基板上；当硅片基板上叠放的多个芯片叠放为几层时，上一层芯片均采用金线...

【专利技术属性】
技术研发人员：崔巍，
申请(专利权)人：上海集通数码科技有限责任公司，
类型：发明
国别省市：31[中国|上海]