一种制造一半导体器件的方法技术

本发明专利技术提出一种用于制成一半导体器件的门电极以将门极耗尽效应最小化的方法。该方法由一双重沉积处理构成，其中第一步骤是一极薄的层，该层通过离子植入受到极重的掺杂。第二次沉积以及一相关联的用于掺杂的离子植入则制作完成该门电极。借助该两次沉积处理，可将门电极／门极介电层界面处的掺杂最大化同时将硼渗透过门极介电层的风险最小化。该方法的另一种改进形式包括将两个门电极层均图案化，其具有利用漏极延展区及源极／漏极植入作为门极掺杂植入、及可选择偏置这两个图案以形成一非对称器件的优点。本发明专利技术亦提供一种如下方法：通过使掺杂剂自一包含于一介电层内的植入层扩散入半导体衬底内，在半导体衬底中形成浅结。此外，除所需的掺杂物质外，亦为离子植入层提供一第二植入物质，例如氢，其中所述物质会增强掺杂剂在介电层中的扩散性。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】
相关申请案交叉参照本申请案主张美国临时申请案第60/392,023号及美国临时申请案第60/391,802号的权利并主张优先于该两个申请案，该两个申请案均于2002年6月26日提出申请。 专利技术
技术介绍
领域本专利技术涉及半导体器件，具体而言，涉及用于制造半导体器件的方法。
技术介绍
传统CMOS(互补金属氧化物半导体)半导体器件的制造方法已为人们所熟知，其包括如下步骤形成一门极介电层，沉积多晶硅门电极材料，将多晶硅/介电材料门极叠层图案化形成门电极，植入一漏极延展植入剂，形成侧壁绝缘体结构(间隔层)，植入一源极/漏极植入剂，然后进行热处理以扩散并电激活所植入层。这些植入剂可为n-型或p-型掺杂剂，以便分别形成N-沟道或P-沟道器件。随着按比例缩小技术在门电极掺杂方面的进步，出现了各种与传统CMOS处理相关的技术问题。首先，随着门极介电层厚度的按比例减小，门电极/门极介电层界面处的场强随之增大，致使门电极在介电层界面处即开始经受电荷耗尽。而人们却不希望出现此种状态，因为其具有使有效门极介电层厚度增大、阈电压出现变化等影响。此外，还存在着一颇具挑战性的问题人们试图增加对电极/介电层界面处本文档来自技高网...

【技术保护点】
一种用于制成一金属氧化物半导体器件的一门电极的方法，该金属氧化物半导体器件具有一衬底并形成有一阱及对置的沟槽绝缘部分，所述对置的沟槽绝缘部分上面形成有一第一介电层，该方法包括如下步骤：（ａ）在所述第一介电层上沉积一第一门电极层； （ｂ）掺杂所述第一门电极层，以界定一经掺杂的第一门电极层；（ｃ）在所述经掺杂的第一门电极层上沉积一第二门电极层；（ｄ）掺杂所述第二门电极层；及（ｅ）热处理所述结构，以激活所述掺杂材料。

【技术特征摘要】
US 2002-6-26 60/392,023;US 2002-6-26 60/391,8021.一种用于制成一金属氧化物半导体器件的一门电极的方法，该金属氧化物半导体器件具有一衬底并形成有一阱及对置的沟槽绝缘部分，所述对置的沟槽绝缘部分上面形成有一第一介电层，该方法包括如下步骤(a)在所述第一介电层上沉积一第一门电极层；(b)掺杂所述第一门电极层，以界定一经掺杂的第一门电极层；(c)在所述经掺杂的第一门电极层上沉积一第二门电极层；(d)掺杂所述第二门电极层；及(e)热处理所述结构，以激活所述掺杂材料。2.如权利要求1所述的方法，其中所述第一门电极层及所述第二门电极层一同形成一全厚度门电极。3.如权利要求1所述的方法，其中所述沉积一第一门电极层的步骤包括沉积非晶硅。4.如权利要求1所述的方法，其中所述沉积一第一门电极层的步骤包括沉积多晶硅。5.如权利要求1所述的方法，其中所述沉积一第二门电极层的步骤包括沉积非晶硅。6.如权利要求1所述的方法，其中所述沉积一第二门电极层的步骤包括沉积多晶硅。7.如权利要求1所述的方法，其中所述掺杂所述第一门电极层的步骤包括使用硼掺杂所述第一门电极层。8.如权利要求1所述的方法，其中所述掺杂所述第一门电极的步骤包括使用十硼烷掺杂所述第一门电极层。9.如权利要求1所述的方法，其中所述掺杂所述第二门电极层的步骤包括使用硼掺杂所述第二门电极层。10.如权利要求1所述的方法，其中所述掺杂所述第二门电极的步骤包括使用十硼烷掺杂所述第二门电极层。11.一种用于制成一具有一衬底的金属氧化物半导体(MOS)器件的方法，其包括如下步骤(a)在所述第一衬底中形成一阱及对置的沟槽绝缘部分；(b)在上面沉积一第一介电层；(c)在所述第一介电层上沉积一第一门电极层；(d)掺杂所述第一门电极层，以界定一经掺杂的第一门电极层；(e)在所述经掺杂的第一门电极层上沉积一第二门电极层；(f)由所述经掺杂的第一门电极层及所述第二门电极层组合形成一门极叠层，从而形成所述第一介电层的曝光部分；(g)将一第一光阻剂图案化，以曝光所述第一介电层上靠近所述沟槽绝缘部分的漏极延展区；(h)掺杂所述门极叠层的所述曝光部分，且所述第一介电层在所述沟槽绝缘部分与所述门极叠层之间的所述阱中形成漏极延展区；(i)移除所述第一光阻剂，并将一第二光阻剂图案化，以靠近所述门极叠层的对置侧面形成间隔层，并曝光所述第一介电层中界定漏极及源极区的部分；(j)掺杂所述第一介电层的所述曝光部分，以在所述阱中形成源极及漏极层；(k)移除所述第二光阻剂层；及(l)提供热处理，以使所述所植入掺杂剂扩散，从而使所述所植入掺杂剂扩散出所述第一介电层进入所述阱中。12.如权利要求11所述的方法，其中所述掺杂所述第一门电极层的步骤包括使用硼掺杂所述第一门电极层。13.如权利要求11所述的方法，其中所述掺杂所述第一门电极层的步骤包括使用一硼簇植入剂硼掺杂所述第一门电极层。14.如权利要求11所述的方法，其中所述掺杂所述第一门电极层的步骤包括使用一分子植入剂掺杂所述第一门电极层。15.如权利要求11所述的方法，其中所述掺杂所述漏极及源极区的步骤包括使用硼掺杂所述漏极及源极区。16.如权利要求11所述的方法，其中所述掺杂所述漏极及源极区的步骤包括使用一硼簇掺杂所述漏极及源极区。17...

【专利技术属性】
技术研发人员：韦德A克鲁尔，达勒C雅各布森，
申请(专利权)人：山米奎普公司，
类型：发明
国别省市：US[美国]