半导体装置及其制造方法制造方法及图纸

本发明专利技术涉及一种半导体装置及其制造方法。在具有电路元件的晶圆状的半导体芯片（１２’）的主表面（１２ａ）上，形成面对电路元件的钝化膜（２０’），使得主表面中沿该主表面的端边的第一区域（３０）露出。然后，形成绝缘膜２２，使之沿该钝化膜的主表面（２０ａ）和侧面（２０ｂ）延伸到半导体芯片的主表面上，并使第一区域中沿主表面的端边的第二区域（３５）保留。而且，在第二区域上形成在形成的同时将绝缘膜覆盖的密封层。从而，能够抑制对封装件内部的水分侵入，还能通过按照设计值镀覆而形成的再布线层等使电气特性的可靠性得到改善。（*该技术在2024年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及具有封装结构的。
技术介绍
近年来，对安装于便携式设备等的电子设备的半导体装置的外形尺寸(或称为封装尺寸)的小型化和薄型化提出了越来越高的要求。伴随这种情况，以与半导体芯片外形尺寸大致相同的外形尺寸封装的半导体装置即CSP(Chip Size Package芯片尺寸封装件)引起了人们的关注。现在，CSP中，以晶圆状态完成外部端子形成工序后单片化地得到的WCSP(WaferLevel Chip Size Package晶圆级芯片封装件)，以其能够降低制造成本而引人注目。WCSP中，切割等产生的切断面原样地成为各封装件的侧面。因此，WCSP中，在衬底上的钝化膜上的绝缘膜(例如聚酰亚胺膜)也在侧面露出。然而，由于上述绝缘膜具有吸水性，水分通过绝缘膜侵入到封装件的内部，造成布线层等的导电性部件被腐蚀的问题。因而，近年来提出了各种结构，用以抑制从这种具有吸水性的绝缘膜对封装件内部的水分侵入，并抑制封装件可靠性的降低。作为这种结构，例如，提出了将晶圆上依次形成的钝化膜和聚酰亚胺膜等的绝缘膜的侧面在从封装件的侧面即切断面往里的内侧形成的结构(例如，参照专利文献1特开2003-12本文档来自技高网...

【技术保护点】
一种半导体装置的制造方法，其特征在于包括：　　　　在设有电路元件的半导体芯片的主表面上形成面对所述电路元件的钝化膜，使所述主表面中沿该主表面的端边的第一区域露出的钝化膜形成工序；　　　　沿该钝化膜的主表面和侧面延伸到所述半导体芯片的主表面上，且使所述第一区域中沿所述主表面的端边的第二区域保留来形成绝缘膜的绝缘膜形成工序；以及　　　　在所述第二区域上形成在形成时将所述绝缘膜覆盖的密封层的密封层形成工序。

【技术特征摘要】
JP 2004-3-8 64071/041.一种半导体装置的制造方法，其特征在于包括在设有电路元件的半导体芯片的主表面上形成面对所述电路元件的钝化膜，使所述主表面中沿该主表面的端边的第一区域露出的钝化膜形成工序；沿该钝化膜的主表面和侧面延伸到所述半导体芯片的主表面上，且使所述第一区域中沿所述主表面的端边的第二区域保留来形成绝缘膜的绝缘膜形成工序；以及在所述第二区域上形成在形成时将所述绝缘膜覆盖的密封层的密封层形成工序。2.如权利要求1所述的半导体装置的制造方法，其特征在于所述绝缘膜形成工序中，用旋涂法形成所述绝缘膜。3.如权利要求1或2所述的半导体装置的制造方法，其特征在于还包括所述密封层形成工序之前的如下工序，在所述钝化膜和所述绝缘膜上形成开口，使所述半导体芯片的主表面上形成的电极垫的顶面露出的露出工序，形成沿所述露出的电极垫的顶面和所述开口的内壁面延伸到所述绝缘膜上的导电层的导电层形成工序，以及以所述导电层作为镀覆用电极，在所述导电层上镀覆而形成布线层的布线层形成工序；在所述密封层形成工序中，进而用所述密封层将所述导电层和布线层密封。4.如权利要求3所述的半导体装置的制造方法，其特征在于还包括所述密封层形成工序之前的如下工序，以所述布线层作为镀覆用电极，在所述布线层上镀覆而形成连接柱部的连接柱部形成工序；在所述密封层形成工序中，在所述连接柱部的侧面上形成所述密封层，形成到所述连接柱部的顶面被露出的高度。5.如权利要求1至4中任一项所...

【专利技术属性】
技术研发人员：长崎健二，
申请(专利权)人：冲电气工业株式会社，
类型：发明
国别省市：JP[日本]