凹槽蚀刻过程的控制方法技术

一种针对内含沟道以及沟道中沉积有柱状材料的多层衬底的凹槽蚀刻过程的控制方法，这种方法包括：通过获得包括沟道的衬底的至少一个部分的测量的净反射光谱，来确定从衬底表面到衬底中的基准点的第一尺寸；计算来自构成衬底部分的ｎ≥１个不同区域的反射率的加权非相干和，以作为衬底部分的建模的净反射光谱；确定能够在测量的净反射光谱和建模的净反射光谱之间提供紧密匹配的参数组；以及，从参数组中提取第一尺寸。该方法进一步包括，计算作为第一尺寸和自基准点测得的期望凹槽深度的函数的凹槽蚀刻过程的终点，以及从柱状材料的表面开始向下蚀刻直至到达终点。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术一般涉及在图样化衬底(如半导体衬底)上特征形成过程中采用的监视和控制方法。更具体地说，本专利技术涉及凹槽蚀刻过程中检测终点的方法。
技术介绍
凹槽(recess)蚀刻过程用在半导体器件例如动态随机存储器(DRAM)和嵌入式DRAM(eDRAM)的制造上。DRAM和eDRAM将信息存储在包含电容的集成电路中。图1A示出了典型的DRAM单元中的存储结100。该存储结100包括在图样化半导体衬底(patterned substrate)104中形成的深渠102。深渠102内形成有柱状多晶硅106，在柱状多晶硅106的上面形成有凹槽108。凹槽108可衬有绝缘材料(图中未示出)，使多晶硅106与上面的结构(例如，传输器件)绝缘。沟道102通常具有较高的的高宽比。例如在当前技术中，沟道102的深度通常为几个微米，而宽度通常达到300nm数量级。随着集成技术的进步，沟道的宽度有望更小，比如减小到90nm～100nm。图1B示出了在形成深渠(图1A中的102)之前的半导体衬底104。在通常的结构中，半导体衬底104包括通常由硅制成的衬底层110、通常由二氧化硅制成的介电层112、以及通常由氮化硅制成的掩模层114。半导体衬底104涂覆有一层薄的光阻掩膜116。在形成槽之前，要除去将要形成沟道(trench)的光阻掩膜116上的区域115，使下层可以暴露出来。然后将半导体衬底104置于诸如等离子室的处理室(图中未示出)中，并穿过裸露的下层在衬底中蚀刻出沟道。蚀刻出沟道之后，再将剩下的光阻掩膜116除去。图1C示出了蚀刻出沟道102和除去光阻掩膜(图1B中的116)之后的半导体衬底104。向图中沟道102填充多晶硅106。由于沟道102填充了多晶硅，在半导体衬底104的顶面，也就是掩膜层114上面也形成多晶硅的覆盖层120。通常情况下，填充过程的结果使得在沟道102开口上面也会出现小的凹部(或者凹陷)122。为了便于蚀刻沟道102中的柱状多晶硅106内的凹槽，像图1D所示那样除去(或平面化)多晶硅的覆盖层120。可以通过平面层蚀刻方法或者化学机械磨光方法产生平面化表面123。应当注意，在平面化过程中可以除去多晶硅覆盖层(图1C的120)的全部或者仅仅一部分。平面化多晶硅覆盖层之后，将沟道102中的柱状多晶硅106向下蚀刻到预定的深度，从而形成凹槽(图1A中的108)。上述过程的顺序可以进行各种修改，从而形成不同的凹槽结构。例如，图1E所示，开始可将沟道102衬有例如氧化物的介电材料124。然后如前所述，将多晶硅106沉积到加衬的沟道102中，以及沉积到掩膜层114上。可以平面化掩膜层114上的多晶硅覆盖层120，并且对柱状多晶硅106往下蚀刻而形成加衬的凹槽(图1F的126)。这个过程可用来产生内埋的多晶硅带。另一个例子如图1G所示，沟道102中的柱状多晶硅106可以蚀刻形成凹槽128。凹槽128可以填充例如氧化物的介电材料130。另外一个蚀刻过程可用来除去介电材料130部分，从而形成沿沟道102向下部分延伸的介电衬(图1H中的132)。大多数应用中，凹槽相对于半导体衬底中基准点(例如，牺牲性掩膜层的底部)的深度是一个很重要的尺寸。因此，能够准确确定将沟道中的柱状多晶硅蚀刻到多深，以获得期望的凹槽深度很重要。多种因素对于在沟道中形成期望深度的凹槽形成了挑战。例如，蚀刻凹槽要穿过沟道的开口，而这个开口很小，沟道内柱状多晶硅上面的凹陷的尺寸易于实现与要蚀刻的凹槽深度的精度在一个数量级或者甚至就是要蚀刻凹槽的绝对深度。或许更大的挑战在于从一种衬底到另一种衬底的材料的变化，例如，掩膜层厚度的变化以及沟道中柱状多晶硅上面凹陷深度的变化。由于这些变化情况未知，很难精确确定柱状多晶硅的蚀刻深度多深才能到达期望的凹槽深度。因此，期望有一种方法能够考虑到引入材料的变化等因素，通过监测绝对凹槽深度来检测凹槽蚀刻过程的终点。
技术实现思路
本专利技术的一个方面涉及一种。针对内含沟道以及沟道中沉积有柱状材料(column of material)的多层衬底，这种方法包括通过获得包括沟道的衬底的至少一个部分的测量的净(net)反射光谱，来确定从衬底表面到衬底中的基准点的第一尺寸；计算来自构成衬底部分的n≥1个不同区域的反射率的加权非相干和，以作为衬底部分的建模的净反射光谱；确定能够在测量的净反射光谱和建模的净反射光谱之间提供紧密匹配的参数组；以及，从参数组中提取第一尺寸。该方法进一步包括，计算作为第一尺寸和自基准点测得的期望凹槽深度的函数的凹槽蚀刻过程的终点，以及从柱状材料的表面开始向下蚀刻直至到达终点。本专利技术的另一方面涉及一种，包括对内含沟道且沟道中沉积有柱状材料的多层衬底的表面进行平面化。该方法进一步包括平面化之后确定从衬底表面到衬底中的基准点的第一尺寸。该第一尺寸通过以下步骤确定获得包括沟道的衬底的至少一个部分的测量的净反射光谱；计算来自构成衬底部分的n≥1个不同区域的反射率的加权非相干和，以作为衬底部分的建模的净反射光谱(其中，n个不同区域中的每一个的反射率为来自于构成该区域的k≥1个横向不同的区域的反射区域的加权相干和)；确定能够在测量的净反射光谱和建模的净反射光谱之间提供紧密匹配的参数组；以及，从参数组中提取第一尺寸。该方法进一步包括，计算作为第一尺寸和自基准点测得的期望凹槽深度的函数的凹槽蚀刻过程的终点，以及从柱状材料的表面开始向下蚀刻直至到达终点。本专利技术的又一方面涉及一种针对内含沟道且沟道中沉积有柱状材料的多层衬底的。该方法包括确定从衬底表面到衬底中的基准点的第一尺寸、和从衬底表面到柱状材料的表面的第二尺寸。该第一和第二尺寸通过以下步骤确定获得包括沟道的衬底的至少一个部分的测量的净反射光谱；计算来自构成衬底部分的n≥1个不同区域的反射率的加权非相干和，以作为衬底部分的建模的净反射光谱；确定能够在测量的净反射光谱和建模的净反射光谱之间提供紧密匹配的参数组；以及，从参数组中提取第一和第二尺寸。该方法进一步包括计算作为第一和第二尺寸和自基准点测得的期望凹槽深度的函数的凹槽蚀刻过程的终点，以及从柱状材料的表面开始向下蚀刻直至到达终点。下面结合附图，在以下的详细描述中更加详细地讨论本专利技术的各种特征和优点。附图说明本专利技术借助于附图中的实例(并不是为了进行限定)进行说明，在附图中，相同的参考标号表示相同的部件，其中图1A示出了典型的存储结的横截面。图1B示出了在形成沟道之前的图1A的半导体衬底。图1C示出了形成沟道并且在沟道中填充了多晶硅之后的图1B的半导体衬底。图1D示出在了平面化上面的多晶硅覆盖层之后的图1C的半导体衬底。图1E示出了形成沟道、给沟道衬上介电材料、并且用多晶硅填充加衬沟道之后的图1B的半导体衬底。图1F示出了图1E中沟道内形成的凹槽。图1G示出了填充有介电材料的沟道中柱状多晶硅上面的凹槽。图1H示出了部分衬在图1G的沟道的图1G的介电材料。图2示出了薄膜叠层的示意图。图3A示出了典型的图样化衬底的横截面。图3B示出了图3A的图样化衬底分为两个横向不同区域或者薄膜叠层。图3C示出了层间界面的反射模型。图3D示出了单层反射模型。图3E是图3A所示的图样化衬底的顶视图。图4A示出了根据本专利技术的实施例的实施方式给出的处本文档来自技高网...

【技术保护点】
一种凹槽蚀刻过程的控制方法，包括：对于内含沟道且所述沟道中沉积有柱状材料的多层衬底，通过以下步骤确定从所述衬底的表面到所述衬底中的基准点的第一尺寸：获得包括所述沟道的所述衬底的至少一个部分的测量的净反射光谱；计算来自 构成所述衬底的所述部分的ｎ≥１个不同区域的反射率的加权非相干和，以作为所述衬底的所述部分的建模的净反射光谱；确定能够在所述测量的净反射光谱和所述建模的净反射光谱之间提供紧密匹配的参数组；以及从所述参数组中提取所述第一尺寸；　 　计算作为所述第一尺寸和自所述基准点测得的期望凹槽深度的函数的所述凹槽蚀刻过程的终点；以及从所述柱状材料的表面开始向下蚀刻直至到达所述终点。

【技术特征摘要】
【国外来华专利技术】US 2002-8-13 60/403,213;US 2002-9-6 60/408,619;US 1.一种凹槽蚀刻过程的控制方法，包括对于内含沟道且所述沟道中沉积有柱状材料的多层衬底，通过以下步骤确定从所述衬底的表面到所述衬底中的基准点的第一尺寸获得包括所述沟道的所述衬底的至少一个部分的测量的净反射光谱；计算来自构成所述衬底的所述部分的n≥1个不同区域的反射率的加权非相干和，以作为所述衬底的所述部分的建模的净反射光谱；确定能够在所述测量的净反射光谱和所述建模的净反射光谱之间提供紧密匹配的参数组；以及从所述参数组中提取所述第一尺寸；计算作为所述第一尺寸和自所述基准点测得的期望凹槽深度的函数的所述凹槽蚀刻过程的终点；以及从所述柱状材料的表面开始向下蚀刻直至到达所述终点。2.根据权利要求1所述的方法，其中，获得所述测量的净反射光谱包括用垂直入射光束照射所述衬底的所述部分。3.根据权利要求1所述的方法，其中，所述n个不同区域中的每一个的反射率是来自构成所述区域的k≥1个横向不同的区域的反射场的加权相干和。4.根据权利要求3所述的方法，其中，每个横向不同的区域都被建模为薄膜叠层。5.根据权利要求4所述的方法，其中，计算所述建模的净反射光谱包括将所述衬底建模为具有与偏振标称无关的反射率。6.根据权利要求1所述的方法，其中，确定所述参数组包括计算所述测量的净反射光谱和所述建模的净反射光谱之间的最小平方差的误差量度，并找出使所述误差量度最小的所述参数组。7.根据权利要求6所述的方法，进一步包括放大所述第一尺寸的改变对所述误差量度的影响。8.根据权利要求7所述的方法，其中，计算所述建模的净反射光谱包括将用于所述参数组的一组初始猜测值作为输入接收。9.根据权利要求1所述的方法，其中，所述终点以宽带反射测量法和干涉终点法的结合为基础。10.根据权利要求9所述的方法，其中，计算所述终点包括计算到达所述终点所要求的条纹数。11.根据权利要求10所述的方法，其中，向下蚀刻包括在所述蚀刻过程中对从所述衬底的所述部分放射出的干涉条纹进行计数，以及当从所述衬底的所述部分放射出的干涉条纹已到达所述条纹数时停止所述蚀刻过程。12.根据权利要求1所述的方法，进一步包括确定从所述衬底的所述表面到所述柱状材料的所述表...

【专利技术属性】
技术研发人员：维贾雅库马尔C韦努戈帕尔，安德鲁J佩里，
申请(专利权)人：朗姆研究公司，
类型：发明
国别省市：US[美国]