利用应变硅形成半导体装置的方法以及半导体装置制造方法及图纸

本发明专利技术提供一种利用应变硅形成半导体装置的方法以及半导体装置。该方法包括：形成具有第一晶格常数的第一基板材料于装置基板上，再形成具有第二晶格常数的第二基板材料于第一基板材料上。利用第一、第二基板材料定义场效应晶体管的通道、源极以及漏极区，接着注入一或多种杂质材料于源极以及漏极区。最后，利用钨卤素灯之外的其他快速加热源回火该晶体管。本发明专利技术提供的利用应变硅形成半导体装置的方法，改良了热回火制程，实现了高载流子迁移率。

【技术实现步骤摘要】

本专利技术是有关于一种半导体装置，特别是有关于一种通过在半导体装置中加入应变硅来改善载流子迁移率的方法。
技术介绍
金属氧化物半导体场效应晶体管(MOSFETs)为集成电路(ICs)中的常见元件。在栅极氧化层厚度以及栅极晶体管长度不断减小的趋势下，半导体制作已可于每18～24个月内倍增晶体管的切换速率，此即熟知的莫尔定律(Moore’s Law)现象。过去常通过减小栅极氧化层厚度以及源/漏极长度的技巧来达成莫尔定律，然而该技术并无法满足加速切换速率的市场需求。因此，业界另外发展出新的策略，例如转换新的晶体管基板材料，以及加入新的制程方法，以有效发挥这些设计以及应用的新材料。增加MOSFET功能的其中一种方法是增进硅的载流子迁移率，借此减少电阻及能量消耗，并增加驱动电流、频率以及操作速率。目前增进载流子迁移率的方法已集中在提供拉伸应力的硅材料的使用上。“应变”硅可通过在硅锗基板上成长一层硅来形成。该硅锗晶格的空间由于具有较大的锗原子于晶格中，因此通常比纯硅的晶格大。由于硅晶格原子与广泛分布的硅锗晶格排列，因此会在硅层中产生拉伸应力。换句话说，硅原子会与另一硅原子拉开。而提供于硅晶格的拉伸应力会随硅锗晶格中的锗比例而增加。松弛硅具有6个等价带，而具有伸张应力的硅晶格会产生4个能量增加的价带，以及2个能量减少的价带。由于量子效应，当电子通过较低能带时，其有效重量百分比会降低30％，因此较低能带可提供较低电阻的电流。此外，自硅原子核的电子会遇到较低的振动能，因此使其分散速率低于在松弛硅中的500～1000倍。相对于松弛硅，应变硅中的载流子迁移率则大幅增加，其中电子迁移率可增加80％或更多，空穴迁移率可增加20％或更多。通过迁移率的增加，可维持电场在每公分高于1.5百万伏特，因此元件速度可在不减小装置大小下增加35％，或在不降低功能下减少25％的能量消耗。源极以及漏极延伸区的陡峭是应变硅技术的关键。该技术的困难之处在于，应变硅中掺杂物的扩散速度比硅中快，因此会使漏极延伸至栅极底部并增加栅极至漏极的电容，此外，锗扩散穿过硅锗至硅边界会释放应力而减少应变硅层中的迁移率。在100纳米时代的装置中，漏极延伸区深度应低于20～35纳米，源/漏极接面深度应降至35～75纳米。因此，业界亟需一种减少注入能量以及回火时间的半导体技术，以达到与浅接面相同的高载流子迁移率。
技术实现思路
综上所述，本专利技术的目的在于提供一种改良的热回火制程，以形成应变硅装置。根据上述目的，本专利技术提供一种利用应变硅形成半导体装置的方法，该方法包括形成具有第一晶格常数的第一基板材料于装置基板上；形成具有第二晶格常数的第二基板材料于第一基板材料上；定义一通道，利用第一以及第二基板材料形成场效应晶体管的源/漏极区；注入一或多种杂质材料于源/漏极区。最后，利用钨卤素灯之外的其他快速加热源回火晶体管。其中，该通道的通道晶格距离大于5埃。本专利技术所述的利用应变硅形成半导体装置的方法，该加热源是一惰性气体灯。本专利技术所述的利用应变硅形成半导体装置的方法，该加热源是一直流电水墙氩灯。本专利技术所述的利用应变硅形成半导体装置的方法，该加热源是一交流电氙灯。本专利技术所述的利用应变硅形成半导体装置的方法，该氙灯的波长为1.4～5微米。本专利技术所述的利用应变硅形成半导体装置的方法，该加热源是一氯化氙准分子激光。本专利技术所述的利用应变硅形成半导体装置的方法，该回火提供每10纳米距离，浓度即变化10倍。本专利技术所述的利用应变硅形成半导体装置的方法，该回火的最高温时间不大于10毫秒。本专利技术所述的利用应变硅形成半导体装置的方法，该回火的升温速率每秒不小于250℃。本专利技术所述的利用应变硅形成半导体装置的方法，该第一基板材料是硅锗。本专利技术所述的利用应变硅形成半导体装置的方法，该第二基板材料是一外延应变硅。本专利技术所述的利用应变硅形成半导体装置的方法，该通道区以该第二基板材料形成。本专利技术所述的利用应变硅形成半导体装置的方法，该源极以及漏极区具有不同的晶格常数。为了实现上述目的，本专利技术还提供一种半导体装置，包括一应变硅基板具有第一以及第二基板材料，其中该第一以及第二基板材料具有不同的晶格常数；一通道区定义于基板上，其中该通道区的通道晶格距离大于5埃；以及一场效应晶体管的一源极以及一漏极区定义于该基板上，其中该基板以一或多种杂质掺杂，且每10纳米距离，浓度即变化10倍。本专利技术所述的半导体装置，利用加热源回火该晶体管，该回火的升温速率不小于每秒250℃。本专利技术所述的半导体装置，该第一基板材料是硅锗。本专利技术所述的半导体装置，该第二基板材料是外延应变硅。本专利技术所述的半导体装置，该源极以及漏极区具有不同的晶格常数。附图说明图1示出传统金属氧化物半导体晶体管的结构剖面示意图。图2示出根据本专利技术第一实施例的具有两层基底的金属氧化物半导体晶体管的结构剖面示意图。图3是不同加热源的加热时间表。图4示出根据本专利技术第二实施例的具有第二半导体材料于源/漏极区的金属氧化物半导体晶体管的结构剖面示意图。图5示出根据本专利技术第三实施例的具有一层基底的金属氧化物半导体晶体管的结构剖面示意图。具体实施例方式为使本专利技术的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下本专利技术提供不同设计的实施例，以表示加入一应变通道以及一改良热回火制程来改善晶体管的功能。请参照图1，其显示传统MOSFET的剖面图100。该MOSFET包括一栅极电极102，该电极通过第一栅极绝缘层108与基板106中的通道104分隔，其中该栅极绝缘层108可为氧化硅或氧化-氮化-氧化层(ONO)。该栅极电极102一般由掺杂的半导体材料(例如多晶硅)形成。该MOSFET的源极以及漏极相对地形成于栅极电极102两侧，以作为深源/漏极区110。源/漏极硅化物接触112形成于源极以及漏极区110上。该典型的硅化物包括半导体基板材料以及一金属(例如钴、镍或钛)，其用以减少源极以及漏极区110的接触电阻。该源/漏极区110的深度足以延伸并超过该源/漏极接触112的深度。形成间隔物114于栅极电极102旁，再对该源极以及漏极区110进行注入。利用间隔物114作为注入掩膜，以定义相对于栅极下方通道区104两侧位置的源/漏极区110。同样地，在栅极电极102上表面形成硅化物栅极接触116。该栅极结构包括一多晶硅材料以及一硅化物覆盖层以作为多晶硅栅极。该MOSFET的源极以及漏极更包括浅源极以及漏极延伸区118。当MOSFET尺寸减小时，因源/漏极间的距离缩短，因此会产生短通道效应，进而使MOSFET的功能变差。利用浅源/漏极延伸区118(而非接近通道区104两端的深源/漏极)，减少短通道效应以及装置元件电容的超过。浅源/漏极延伸区118先于间隔物114形成前注入形成，再经由后续的回火使掺杂物扩散并少量延伸至栅极电极下方，以产生源极以及漏极延伸区118。请参照图2，其显示根据本专利技术第一实施例所形成的具有两层基板的MOSFET剖面图。其中形成MOSFET结构的基板202一般为硅基板。于硅基板202上设置一硅锗层204，再于该硅锗层204上形成一应变硅的外延层206，其中硅锗层204与硅外延层206的晶格常数不同。MOSFET可为传统的MOSFET结构，包括深源本文档来自技高网...

【技术保护点】
一种利用应变硅形成半导体装置的方法，该方法包括下列步骤：形成一具有第一晶格常数的第一基板材料于一装置基板上；形成一具有第二晶格常数的第二基板材料于该第一基板材料上；利用该第一、第二基板材料定义场效应晶体管的通道、源极 以及漏极区；注入一或多种杂质材料于源极以及漏极区；以及利用钨卤素灯之外的其他快速加热源回火该晶体管，其中该通道的通道晶格距离大于５埃。

【技术特征摘要】
US 2004-5-13 10/845,3741.一种利用应变硅形成半导体装置的方法，该方法包括下列步骤形成一具有第一晶格常数的第一基板材料于一装置基板上；形成一具有第二晶格常数的第二基板材料于该第一基板材料上；利用该第一、第二基板材料定义场效应晶体管的通道、源极以及漏极区；注入一或多种杂质材料于源极以及漏极区；以及利用钨卤素灯之外的其他快速加热源回火该晶体管，其中该通道的通道晶格距离大于5埃。2.根据权利要求1所述的利用应变硅形成半导体装置的方法，其特征在于该加热源是一惰性气体灯。3.根据权利要求2所述的利用应变硅形成半导体装置的方法，其特征在于该加热源是一直流电水墙氩灯。4.根据权利要求2所述的利用应变硅形成半导体装置的方法，其特征在于该加热源是一交流电氙灯。5.根据权利要求4所述的利用应变硅形成半导体装置的方法，其特征在于该氙灯的波长为1.4～5微米。6.根据权利要求1所述的利用应变硅形成半导体装置的方法，其特征在于该加热源是一氯化氙准分子激光。7.根据权利要求1所述的利用应变硅形成半导体装置的方法，其特征在于该回火提供每10纳米距离，浓度即变化10倍。8.根据权利要求1所述的利用应变硅形成半导体装置的方法，其特征在于该回火的最高温时间不大于10毫秒。9.根据权...

【专利技术属性】
技术研发人员：葛崇祜，李文钦，胡正明，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：71[中国|台湾]