一种具有多个接地平面的半导体器件制造技术

本发明专利技术提供一种具有多个接地平面／层的多芯片模块（ＭＣＭ）。该ＭＣＭ的每个集成电路（ＩＣ）芯片都有它自己的在该ＭＣＭ的衬底上的接地平面。这种ＭＣＭ结构可使每个ＩＣ芯片的单独测试变得更为容易，而不影响其它的芯片并且也不受其它芯片的影响。这种ＭＣＭ结构也可使两个或多个芯片之间的内部连线／连接的测试变得更为容易。

【技术实现步骤摘要】

本专利技术涉及集成电路，尤其是涉及一种具有多个接地平面(groundplane)的半导体器件。
技术介绍
常规集成电路(IC)封装包含单个集成电路(IC)管芯(die)，它也被称为“芯片”。多芯片模块(MCM)包含在一个共用的或共享的衬底上的多个集成电路芯片，它们都包含在同样的保护封装中。在MCM中的各个IC芯片都由形成于衬底之上的金属线路相互连接。IC芯片与衬底上的端子相耦合，所述端子可以使用很细的布线与常用的引线框架耦接。上述的衬底和引线框架被密封在保护封装里。在某些情况下，一个常规MCM里的不同的IC芯片可以使用不同的功率电平。因此，MCM里的每一个IC芯片可以耦合到它自己的电源平面，该电源平面与耦合到该MCM里的其它IC芯片的电源平面分离，它们与其它的集成电路芯片连接。根据在先开发出来的技术，所有的IC芯片共享MCM衬底之上的单个接地平面。理论上，一个MCM的测试可以在芯片级、封装级或系统级(电路板级)来执行。带有IC芯片(例如IC存储芯片)的MCM的常规测试通常发生在芯片级。即，在其并入到一个MCM之前，要单独制造和测试每一个IC芯片。传统测试方法是耗时的；只限于简单的、不复杂的组件；并且/或者需要额外的测试组件。封装级的测试没有执行过。MCM的系统级测试是极其昂贵的。
技术实现思路
在一个实施例中，MCM包含IC存储芯片和专用集成电路(ASIC)。上述的IC存储芯片和ASIC芯片可以共享多该MCM的一组输入/输出(I/O)连接器(例如，引脚、垫(pad)、或球)。根据本专利技术，一种方法可以分别存取和测试IC存储芯片和ASIC芯片。本专利技术一方面涉及一种多芯片模块(MCM)。该MCM包含在衬底上的第一集成电路(IC)芯片、与上述第一IC芯片耦合的第一接地平面、在上述衬底上的第二IC芯片、以及与上述第二IC芯片连接的第二接地平面。本专利技术另一方面涉及一种方法，该方法用于测试MCM中衬底上的第一和第二集成电路(IC)芯片。每一个IC芯片都有它自己的接地平面。该方法包括在不影响第二IC芯片工作的情况下测试第一IC芯片；以及在不影响第一IC芯片工作的情况下测试第二IC芯片。本专利技术又一方面涉及一种方法，该方法用于测试MCM中衬底上的第一和第二IC芯片。每一个IC芯片都有它自己的接地平面。该方法包括在不受第二IC芯片工作影响的情况下测试第一IC芯片；以及在不受第一IC芯片工作影响的情况下测试第二IC芯片。本专利技术再一方面涉及一种方法，该方法用于测试多芯片模块中衬底上的第一和第二集成电路(IC)芯片之间的互连。每一个IC芯片都有它自己的接地平面。该方法包括把一个信号施加到上述第一IC芯片，并且确定是否有电流响应于施加到第一IC芯片的信号通过互连从第一IC芯片流向第二IC芯片。从下面的附图、说明和权利要求中，本领域的技术人员可以很轻易的理解本专利技术的重要的技术优点。附图说明为了更完整的理解本专利技术，也为了进一步理解本专利技术的特点和优点，下面的说明参考附图进行描述，其中图1说明了依照本专利技术实施例的具有多个集成电路(IC)的多芯片模块(MCM)的一个实施例。图2说明了依照本专利技术实施例的可以在MCM中实现的IC芯片结构的一个实施例。图3说明了依照本专利技术实施例的可以在MCM中实现的多IC芯片结构的一个实施例。图4是依照本专利技术实施的可以在MCM中实现的多IC芯片结构的另一个实施例的剖视图。具体实施例方式通过参考上述图1到图4，能够最好地理解本专利技术的具体实施方式以及它们的优点。不同附图中同样的和相应的部分使用相同的参考数字。本专利技术认识到了对MCM封装(也称作“封装器件”，“封装半导体器件”或“多芯片半导体器件”)中的IC芯片(也称作“管芯”)进行节省成本的测试的需要。测试系统、方法和MCM结构的其它方面已记载于下面的专利申请中2000年9月21日提出的申请号为09/666,208的美国专利申请，其名称为“Chip Testing Within a Multi-ChipSemiconductor package(多芯片半导体封装中的芯片测试)”；2001年9月28日提出的申请号为09/967,389的美国专利申请，其名称为“Testingof Integrated Circuit Devices(集成电路器件的测试)”；2002年11月27日提出的申请号为10/305,635的美国专利申请，其名称为“Entering TestMode and Accessing of a Packaged Semiconductor Device(封装半导体器件的存取和输入测试模式)”；以及于2003年6月27日提出的申请号为10/608,613的美国专利申请，其名称为“Bonding Pads For TestingSemiconductor Device(用于测试半导体器件的焊盘)”；所有这些专利技术已转让给本受让人，其全部内容在此作参考引用。依照本专利技术的一个实施例，MCM中的每一个IC芯片都有它自己的位于MCM衬底上的接地平面/层。带有其自己的接地平面的IC芯片有利于实现每一个IC芯片的单独测试，不影响其它芯片，也不被MCM中的其它芯片所影响。带有其自己的接地平面的IC芯片允许顾客测试MCM中的IC芯片(例如存储芯片)，以确定具有MCM的顾客的产品是否正常工作。带有其自己的接地平面的IC芯片也有利于测试上述MCM中的两个或更多个芯片之间的互连或连接。带有其自己的接地平面的IC芯片还允许在MCM中实现许多不同类型的专用集成电路(ASIC)，甚至是不带有高阻抗输入的ASIC。图1说明了根据本专利技术的一种多芯片模块(MCM)100的一个实施例。MCM 100也称作“封装器件”、“封装半导体器件”、“多芯片半导体器件”或“系统级封装(SIP)”。MCM 100能被封装成具有144个或更多引脚的标准球栅阵列(BGA)或细四周扁平封装(thin quad flatpack，TQFP)。然而，也可以使用其它类型的封装。例如，该封装可以有采用引线接合或利用薄膜衬底的陶瓷基底，并且该陶瓷基底安装在硅衬底或印刷电路板(PCB)衬底上。该封装还可以利用各种表面安装技术，例如单列直插式封装(SIP)、双列直插式封装(DIP)、Z字形封装(ZIP)、塑料有引线芯片载体封装(PLCC)、小外形封装(SOP)、薄SOP(TSOP)、扁平封装、四周扁平封装(QFP)等，并且利用各种引脚(例如，J引脚、鸥翼形引脚)或BGA型连接器。如图1所示，该MCM 100包含输入/输出(I/O)连接器102A-102N、衬底104、以及集成电路(IC)芯片(也称作“管芯”)108A-108C。每一个I/O连接器102A-102N可以包含I/O引脚、(球栅阵列(BGA)的)球、或用于将信号传输入和传输出MCM 100的其它合适的连接器。因而，MCM 100可以包含塑料球栅阵列(PBGA)或其它合适的封装。衬底104可以是一个印刷电路板(PCB)衬底，在该衬底上可以安装IC芯片108A-108C。多个焊盘或端子101A-101N和内部连线/迹线(trace)/导线110A-110C、112A-112C可以被引入或形成在衬底104上。连线/迹线/导线110A-110C、112A-112C的作本文档来自技高网...

【技术保护点】
一种多芯片模块（ＭＣＭ）包含：在衬底之上的第一集成电路（ＩＣ）芯片；与上述第一ＩＣ芯片耦合的第一接地平面；在衬底之上的第二ＩＣ芯片；以及与上述第二ＩＣ芯片耦合的第二接地平面。

【技术特征摘要】
US 2004-3-26 10/8105101.一种多芯片模块(MCM)包含在衬底之上的第一集成电路(IC)芯片；与上述第一IC芯片耦合的第一接地平面；在衬底之上的第二IC芯片；以及与上述第二IC芯片耦合的第二接地平面。2.如权利要求1所述的MCM，其中，第一和第二接地平面中的每一个耦合到该MCM的至少一个外部导线。3.如权利要求1所述的MCM，其中，第一和第二接地平面中的每一个分别形成为衬底上迹线。4.如权利要求1所述的MCM，其中，第一和第二接地平面中的每一个基本上是刚性的。5.如权利要求1所述的MCM，其中，第一和第二接地平面中的每一个基本上是柔性的。6.如权利要求1所述的MCM，其中，第一和第二接地平面中的每一个包含导电材料的带。7.如权利要求1所述的MCM，其中，第一和第二接地平面中的每一个包含导电材料的层。8.如权利要求1所述的MCM，其中，第一和第二接地平面中的每一个包含由导电材料构成的基本实心的层。9.如权利要求1所述的MCM，其中，第一和第二接地平面中的每一个包含由导电材料构成的栅格。10.如权利要求1所述的MCM，其中，上述第一芯片结合到第一接地平面，上述第二芯片结合到第二接地平面。11.如权利要求1所述的MCM，其中，上述第一芯片贴附于第一接地平面，上述第二芯片贴附于第二接地平面。12.如权利要求1所述的MCM，其中，上述第一和第二芯片中至少一个包含动态随机存取存储器(DRAM)芯片。13.如权利要求12所述的MCM，其中，上述第一和第二芯片通过倒装技术贴附于第一和第二接地平面。14.如权利要求1所述的MCM，其中，上述第一和第二芯片中至少一个包含存储芯片。15.如权利要求1所述的MCM，其中，上述第一和第二芯片中至少一个包含专用集成电路(ASIC)。16.如权利要求1所述的MCM，其中，上述第一和第二芯片中的一个耦合到该MCM的多个输入/输出连接器，并且上述第一和第二芯片中的另一个不耦合到该MCM的任何输入/输出连接器。17.如权利要求1所述的MCM，其中，上述第一芯片通过至少一条迹线耦合到上述第二芯片。18.如权利要求1所述的MCM，其中，上述第一和第二芯片中至少一个可以在不影响该MCM中的第一和第二...

【专利技术属性】
技术研发人员：F何，
申请(专利权)人：恩纳柏斯技术公司，
类型：发明
国别省市：US[美国]