当前位置: 首页 > 专利查询>英特尔公司专利>正文

形成多晶硅结构的方法以及半导体结构技术

技术编号:3198372 阅读:144 留言:0更新日期:2012-04-11 18:40
一种掺杂多晶硅结构无需蚀刻多晶硅就可以形成。可以覆盖图样化的多晶硅(14),在多晶硅覆盖物(16,18)上形成开口,然后可以通过该开口来掺杂所述多晶硅。结果,在一些场合下,可以避免对掺杂多晶硅进行麻烦的蚀刻。(*该技术在2023年保护过期,可自由使用*)

【技术实现步骤摘要】

本专利技术一般涉及多晶硅结构的形成,所述多晶硅结构的形成包括多晶硅栅电极的形成。
技术介绍
按照惯例,多晶硅栅电极是通过将多晶硅沉积在衬底上来形成的,所述衬底可以用合适的栅电介质来覆盖。然后,使用例如离子注入工艺来掺杂多晶硅材料。然后,必需使用蚀刻技术从掺杂多晶硅层界定(define)多晶硅电极。但是,蚀刻掺杂多晶硅呈现出很大的挑战。这些挑战包括已知的轮廓(profile)问题和局部(differential)蚀刻偏差问题。因此,存在这样一种需求,即发现一种不必蚀刻重掺杂(heavily doped)多晶硅材料就可以形成多晶硅结构(例如栅电极)的方式。附图说明图1是在加工的早期阶段,本专利技术的一个实施方案的放大剖视图;图2是按照本专利技术的一个实施方案,在随后的阶段中与图1对应的放大剖视图;图3是按照本专利技术的一个实施方案,在随后的阶段中与图2对应的放大剖视画;图4是按照本专利技术的一个实施方案,在随后的阶段中的放大剖视图;以及图5是按照本专利技术的一个实施方案,在随后的步骤中的放大剖视图。具体实施例方式参照图1,半导体衬底可以具有形成在合适的栅电介质上的多晶硅材料。所述衬底例如可以是硅衬底,所述栅电极例如可以是氧化物。然后,如图1所示,多晶硅材料可以被图样化以在栅介电质12上形成多晶硅栅材料,所有这些都设置在衬底10之上。因为蚀刻时的多晶硅材料是非掺杂的或者基本上非掺杂的,所以它可以容易地被蚀刻和图样化以界定如图1所示的形状。采用“基本上非掺杂(substantially undoped)”,是要说明这样一种多晶硅材料,其或者没有掺杂,或者掺杂的水平基本上低于被利用来形成N型或者P型的掺杂多晶硅栅电极的掺杂水平。通常,这些栅电极被认为是重掺杂的并且具有高于每立方厘米1E18个原子的掺杂浓度。栅材料14可以被相对较薄层16和相对较厚层18所覆盖。在一个实施方案中,层16可以是绝缘体,例如二氧化硅。作为两个实施例,层18可以例如是绝缘体,比如氮化硅或者氮化硅层和二氧化硅层的组合。图2所示的结构可以由传统的平面化步骤来进行的,例如,化学机械平面化(CMP)操作。在一个实施方案中,平面化可以利用薄层16作为一个平面化的终止处(stop)。这样,如图2所示,较厚层18的上部分可以被去除直到较薄层16最上部分的高度。然后,可以利用任何合适的技术将较薄层16的暴露部分去除。例如,一种合适的技术是利用氢氟酸或H3PO4蚀刻剂的湿法蚀刻。如图3所示,由此而获到的结构中,较薄层16的上部分被去除,并且栅材料14的一小部分有可能被去除。在一些栅材料14被去除的情形下,考虑到随后产生的材料流失,栅电极14的起始结构可以稍稍高于所需要的高度。在一个实施方案中,其中涉及用于互补金属氧化物半导体(CMOS)技术的多晶硅栅电极,光界定(photodefinition)工艺可以被用来界定N型和P型的区域。N型区域可以包括N型掺杂多晶硅栅电极,并且P型区域可以包括P型掺杂多晶硅栅电极。可以利用离子注入或者其他掺杂工艺适当地掺杂多晶硅材料14。例如,当N型区域被掺杂时,N型区域被覆盖,可以利用合适的掺杂剂来掺杂在P型掺杂区域中的栅材料14,以及P型区域被覆盖,可以利用合适的掺杂剂来掺杂N型区域。可以理解,因为掺杂是在栅材料14界定(definition)以后进行的,蚀刻重掺杂多晶硅的需求,如果不能完全被避免,也可以在很大程度上被避免。参照图4,一种合适的蚀刻工艺可以被利用来去除厚层18。例如,在一个实施方案中,可以利用湿法蚀刻。然后,参照图5,使用一种各向异性的蚀刻工艺,例如在一个实施方案中的干法蚀刻,较薄绝缘体16的水平部分可以被去除。结果,较薄层16的一部分可以保留,并且在一些实施方案中,这部分可以起侧壁间隔的作用。可替换地,使用一种各向同性的蚀刻,例如各向同性的湿法蚀刻,较薄层16可以被完全去除。在一些实施方案中,不需要蚀刻重掺杂的多晶硅就可以界定和图样化多晶硅材料。结果,在一些情况下,可以提高蚀刻工艺的质量和可行性。虽然,已经针对有限数量的实施方案对本专利技术进行了描述,但本领域的熟练技术人员可以从中意识到许多修改和变化。后附的权利要求书应被视为覆盖了所有这些落入本专利技术真正的精神和范围内的修改和变化。本文档来自技高网...

【技术保护点】
一种方法,包括:图样化基本上未掺杂的多晶硅材料;以及掺杂所述图样化的多晶硅材料。

【技术特征摘要】
US 2002-10-8 10/266,4271.一种方法,包括图样化基本上未掺杂的多晶硅材料;以及掺杂所述图样化的多晶硅材料。2.如权利要求1的方法,包括从所述多晶硅材料形成多晶硅栅电极。3.如权利要求2的方法,包括从所述多晶硅材料形成N型和P型多晶硅栅电极。4.如权利要求1的方法,包括用第一材料覆盖所述图样化的多晶硅。5.如权利要求4的方法,包括平面化所述被覆盖的多晶硅材料。6.如权利要求5的方法,包括在平面化所述被覆盖的多晶硅材料后掺杂所述多晶硅材料。7.如权利要求6的方法,包括在掺杂所述的多晶硅材料后去除所述第一材料。8.如权利要求4的方法,其中覆盖所述多晶硅材料的步骤包括提供包括第一较薄层和第二较厚层的覆盖物。9.如权利要求8的方法,包括用二氧化硅形成的第一较薄层覆盖所述多晶硅材料。10.如权利要求9的方法,包括用包括氮化硅的第二较厚层覆盖所述第一薄层。11.如权利要求8的方法,包括去除所述较厚层并且留下所述较薄层的至少一部分。12.如权利要求4的方法,包括使用平面化来暴露所述多晶硅材料。13.如权利要求12的方法,包括平面化所述多晶硅材料直至所述覆盖物中的平面化终止层。14.如权利要求13的方法,包括去除所述平面化终止层以暴露所述多晶硅材料,然后对所述多晶硅材料进行注入。15.一种半导体结构,包括衬底;以及在所述衬底上的图样化多晶硅材料,所述图样化多晶硅材料基本上是未...

【专利技术属性】
技术研发人员:桑杰伊纳塔拉詹凯文海德里奇伊布拉西姆班恩
申请(专利权)人:英特尔公司
类型:发明
国别省市:US[美国]

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1