具有芯片间互连选择装置的三维半导体器件制造方法及图纸

一种其中叠置了多个半导体电路芯片的三维半导体器件，所述三维半导体器件具有多个用于这些半导体电路芯片之间的信号传输的芯片间互连，当传输信号时，仅选择用作信号传输的一个芯片间互连，并通过在芯片间互连和信号线之间设置的开关，电隔离其它芯片间互连。因此，使与互连的充电和放电有关的芯片间互连电容最小化。

【技术实现步骤摘要】

本专利技术涉及一种其中叠置了多个半导体电路芯片的三维半导体器件，更具体地，涉及一种其中将存储单元形成在叠置的半导体电路芯片上的三维半导体存储器件。
技术介绍
近几年，由于半导体集成电路的小型化带来的集成密度的改进引起了DRAM(动态随机存取存储器)和SRAM(静态随机存取存储器)中存储能力的极大的提升。然而，由于存在半导体小型化的限制，正在寻求一种新技术以实现集成密度的进一步提升。已经提出了其中叠置了多个半导体电路芯片的三维半导体器件(叠置半导体器件)，作为一种这样的技术。例如，在日本专利待审公开NO.H04-196263中公开了用于叠置半导体电路芯片的方法，以实现大规模集成电路，而无需改变芯片表面面积。在此方法中，将存储电路集成在被叠置在半导体集成电路的主体上的各个芯片上。此外，例如，在日本专利待审公开NO.2002-026283中公开了其中存储单元阵列是多层的多层存储结构，以实现容量的进一步增加。对半导体电路芯片的多层需要除传统的在芯片表面上面内(in-plane)互连之外的芯片间互连。已经将通过芯片的通孔用作芯片间互连，以实现更高的互连密度。在K.Takahashi等人在Japanesejournal of applied physics(40，p.3032(2001))中公开了以下方法使硅芯片变薄为50μm，在该芯片中形成在一侧上测定为10μm的方孔，然后，将该孔填满金属以形成用于芯片间互连的通孔。借助于这些通孔，可以在芯片表面内二维地布置芯片间互连，以实现具有几百个芯片间互连的结构。然而，与具有厚度为1μm或更小的面内互连相比，通孔需要至少10μm的厚度。此需要源自于由于通孔加工的限制，在具有高长宽比的芯片中精确形成通孔的困难，以及对于大于几μm的通孔，需要实现使叠置芯片之间的通孔的位置对准所需的芯片间对准精度。由于通孔的横截面形状大于面内互连的横截面形成，所述两种类型的互连的电特性极大地不同。互连电阻与互连的横截面面积成反比，具有较大横截面的通孔的互连电阻小于面内互连的互连电阻，因此，针对芯片间互连的条件更有利。但是，互连和硅衬底之间的寄生电容量与其上互连面对衬底的面积成正比。因此，通孔比面内互连优势小，因为通孔互连不仅被硅衬底芯片包围，而且通孔还具有较大的互连横截面和较长的周长。例如，如果具有20μm的横截面直径的圆形剖面的通孔通过插入在每个均具有250nm的厚度的隔离膜之间的硅衬底，且硅衬底的厚度为50μm，即，通孔的长度为50μm，则寄生电容将为0.45pF。普遍使用的面内互连的寄生电容每1mm约为0.2pF，这表示通孔的0.45pF的寄生电容等同于约2mm长的面内互连的寄生电容。在三维半导体中，面内互连和芯片间互连三维地扩展，以将信号分配到覆盖了叠置半导体电路芯片的表面的电路。利用各个信号传输对互连进行充电和放电所需的功率消耗与互连电容成正比地增加。因此，为了减少功率消耗，必须将互连电容降低到最小。作为示例，如图1所示，下列解释涉及以下情况其中，将具有宽度20mm和长度10mm的芯片尺寸的半导体电路芯片30叠置在接口芯片20上的八个层中，所述芯片是用于实现接口的芯片，以便在半导体电路芯片30和外部之间传输信号，将信号分配到通过用8条水平线和4条垂直线将每个半导体电路芯片30的表面进行划分得到的子电路区5，总共32个格点(site)，将通孔用于芯片间互连50。这里所描述的子电路区5是其中已经出于交错存储器或对存储器分区的目的对存储区进行了分割的存储体，在所述存储器中，分别对字线和位线进行分割并布置了单独的解码器。这里的解释涉及其中芯片厚度为50μm的情况。用于将信号从位于最下部的接口芯片20的角落的输入/输出缓冲器10分配到在上方叠置的所有半导体电路芯片30的方法包括面内互连类型和芯片间互连类型，如图2A和2B所示。如图2A中所示，面内互连类型仅采用一个芯片之间的芯片间互连50，利用现有技术的面内互连40将信号分配在每个半导体电路芯片30的表面上。如图2B中所示，在芯片间互连类型中，将面内互连40二维地分配在接口芯片20上，之后，使用32个芯片间互连50将信号垂直分配到所有半导体电路芯片30。在图2A中示出的面内互连类型中，利用芯片之间的一个芯片间互连50实现信号传输，但在图2B中示出的芯片间互连类型中，针对在半导体电路芯片30上具有相同位置的每个子电路区5，提供在半导体电路芯片30之间、用于信号传输的芯片间互连50。图3示出了对由通孔的电容的改变造成的这两种方法的总三维互连电容的比较。电容的计算基于面内互连的电容为每毫米0.2pF的假设。此外，图3的水平轴上的通孔电容表示一个芯片(50μm长)的一个互连的电容。参照图3，可以看出在面内互连类型中，尽管对通孔电容的依赖度较低，即使当通孔电容较低时，也在每个半导体电路芯片的表面上提供面内互连造成了总三维互连电容的高水平。另一方面，在芯片间互连类型中，对通孔电容量的依赖性较高，因此，总三维互连电容随通孔电容增加而加大。结果，当通孔电容较低时，芯片间互连类型实现了比面内互连类型更低电平的总三维互连电容，但当通孔电容超过0.5pF时，总三维互连电容的电平相反，且芯片间互连类型造成更高水平的总三维互连电容。此外，在芯片间互连类型中，平面分配的格点数量的增加，即，芯片间互连数量的增加，造成对通孔电容的依赖性的进一步加大。在其中叠置了多个芯片且实现了三维互连的三维半导体器件中，需要芯片间互连的可能电容最低，但如前述解释中所述，在芯片间互连中使用的通孔具有较大剖面，且降低通孔自身的电容存在问题。因此，在芯片间互连类型中，降低总三维互连电容存在问题，并且即使在面内互连类型中，由于面内互连造成的互连电容增加，总三维互连电容也很难降低超出特定水平之外。
技术实现思路
考虑到上述问题实现了本专利技术，并作为提出本专利技术的三维半导体器件的目的，所述三维半导体器件通过减小用于将信号分配到叠置的半导体电路芯片的每一个的信号互连的互连电容，实现了高速的操作和功率消耗的降低。为了实现上述目的，本专利技术的三维半导体器件是其中叠置了多个半导体电路芯片、具有用于实现半导体电路芯片和外部之间的信号传输的接口芯片的三维半导体器件，将所述半导体电路芯片的每一个均划分为多个子电路区，并在所述半导体电路芯片的每一个上处于相同位置的每一个子电路区中设置用于实现所述半导体电路芯片的每一个之间的信号传输的芯片间互连，所述三维半导体器件具有位于接口芯片上的芯片间互连选择装置，用于当与多个子电路区中的一个子电路区传输信号时，从多个芯片间互连中选择传输信号时要作为信号传输路径的芯片间互连，并使除所选择的芯片间互连之外的芯片间互连与所选择的芯片间互连电隔离。根据本专利技术，当与多个子电路区中的一个特定子电路区进行信号传输时，仅选择正执行信号传输的子电路区的芯片间互连，并使其它芯片间互连与所选择的芯片间互连隔离。因此，本专利技术实现了信号传输路径的三维互连电容的减小，因此，实现了三维半导体器件的功率消耗的降低，以及更高的数据传送速度。根据本专利技术的另一三维半导体器件，三维半导体器件还包括位于所述接口芯片上的面内互连隔离装置，用于使与除已经由所述芯片间互连选择装置选择的芯片间互连之外的芯片间互连相连的面内互连本文档来自技高网...

【技术保护点】
一种三维半导体器件，其中叠置了多个半导体电路芯片且具有用于实现半导体电路芯片和外部之间的信号传输的接口芯片，将所述半导体电路芯片的每一个均划分为多个子电路区，并在所述半导体电路芯片的每一个上处于相同位置的每一个子电路区中、设置用于实现所述半导体电路芯片的每一个之间的信号传输的芯片间互连，其中：将芯片间互连选择装置设置在所述接口芯片上，以便当与所述多个子电路区中的一个子电路区之间传输信号时，从所述多个芯片间互连中选择当传输信号时要作为信号传输路径的芯片间互连，并使除所选 择的芯片间互连之外的芯片间互连与所选择的芯片间互连电隔离。

【技术特征摘要】
JP 2004-6-29 2004-1915301.一种三维半导体器件，其中叠置了多个半导体电路芯片且具有用于实现半导体电路芯片和外部之间的信号传输的接口芯片，将所述半导体电路芯片的每一个均划分为多个子电路区，并在所述半导体电路芯片的每一个上处于相同位置的每一个子电路区中、设置用于实现所述半导体电路芯片的每一个之间的信号传输的芯片间互连，其中将芯片间互连选择装置设置在所述接口芯片上，以便当与所述多个子电路区中的一个子电路区之间传输信号时，从所述多个芯片间互连中选择当传输信号时要作为信号传输路径的芯片间互连，并使除所选择的芯片间互连之外的芯片间互连与所选择的芯片间互连电隔离。2.根据权利要求1所述的三维半导体器件，其特征在于所述芯片间互连选择装置包括多个第一开关，与所述多个芯片间互连的每一个相对应地进行设置，所述第一开关用于切换芯片间互连与信号线之间的电连接；以及第一解码器，用于产生仅接通针对其中要执行信号传输的子电路区的芯片间互连而设置的第一开关的第一控制信号。3.根据权利要求1所述的三维半导体器件，其特征在于所述子电路区隔离装置包括多个第二开关，与所述多个半导体电路芯片上的所述子电路区的每一个相对应地进行设置，所述第二开关用于切换所述子电路区与针对子电路区而设置的芯片间互连之间的电连接；以及第二解码器，用于产生仅接通针对其中要执行信号传输的子电路区而设置的第二开关的第二控制信号。4.根据权利要求1所述的三维半导体器件，其特征在于还包括在所述接口芯片上的面内互连隔离装置，用于使与除已经由所述芯片间互连选择装置选...

【专利技术属性】
技术研发人员：斋藤英彰，萩原靖彦，深石宗生，水野正之，池田博明，柴田佳世子，
申请(专利权)人：尔必达存储器股份有限公司，
类型：发明
国别省市：JP[日本]