半导体器件及其制造方法技术

提供一种半导体器件及其制造方法，抑制半导体器件的栅电极端部的衬底中产生的位错。具有在半导体衬底的主表面上形成的多个元件形成区，位于上述元件形成区之间且嵌入有上述元件隔离绝缘膜的元件隔离沟槽，在上述元件形成区形成的栅绝缘膜和上述栅电极和上述栅电极的上方形成的多个布线层；上述元件隔离沟槽具有在上述半导体衬底和上述元件隔离绝缘膜之间形成的热氧化膜；上述元件隔离绝缘膜内部含有多个微细孔隙，比上述热氧化膜孔隙更多地形成上述元件隔离绝缘膜。

【技术实现步骤摘要】

本专利技术涉及一种。
技术介绍
在MOS晶体管的栅电极侧壁上形成有成为侧壁的绝缘膜，对其两端掺入杂质，形成源和漏区。在此源和漏区端部，经常有在硅衬底中产生结晶缺陷的情形，作为防止此结晶缺陷的方法，在特开平08-97210号公报(专利文献1)中，公开了抑制栅电极的侧面、在成为侧壁的氮化硅膜和其之下的衬底之间夹着氧化膜在栅电极侧面上形成的氮化膜所带来的应力的影响的方式。<专利文献1>日本专利申请特开平08-97210号公报
技术实现思路
本专利技术者发现，研讨的结果，在含有源和漏区的有源区的衬底上产生的结晶缺陷会引起作为器件的特性的降低，对抑制这些结晶缺陷的对策的研讨结果，结晶缺陷的产生大大地影响因元件隔离(浅沟槽隔离)而产生的应力(STI应力)。在上述专利文献1中没有对STI所引起的应力加以考虑。因此，本专利技术的目的在于提供一种能够解决上述这种不合格的。为了解决上述课题，通过使本专利技术的半导体器件成为基于元件隔离区减少外部应力的结构，就能够抑制在掺入源漏杂质的区域附近的半导体衬底处产生的结晶缺陷。例如，为了解决上述课题，本专利技术包括以下的方式。(1)一种半导体器件，其特征在于，包括在半导体衬底的主表面上形成的多个元件形成区，位于上述元件形成区之间、且嵌入有元件隔离绝缘膜的元件隔离沟槽，在上述元件形成区上形成的栅绝缘膜；上述元件隔离沟槽具有在上述半导体衬底和上述元件隔离绝缘膜之间形成的热氧化膜；上述元件隔离绝缘膜内部含有多个微细孔隙，比上述热氧化膜具有更多孔隙。通过由此形成，即使是在由源漏等的离子注入形成扩散层时，也能够抑制在衬底上所产生的结晶缺陷。因此，至少比热氧化膜(沟槽表面膜)多孔，随着沟槽的氧化和随着沟槽侧壁的氧化膜的生长就能够缓和应力的集中。另外，作为另一观点，嵌入到上述元件隔离沟槽中的上述元件隔离绝缘膜及上述栅绝缘膜包括以氧化硅为主要构成元素的膜，能够使上述元件隔离绝缘膜具有比栅绝缘膜更多孔隙的膜。另外，具有在在上述元件形成区形成的上述栅绝缘膜和栅电极和上述栅电极的上方形成的多个布线层，就能够使嵌入上述元件隔离沟槽内的上述元件隔离绝缘膜比位于在上述布线层中最下层形成布线层和上述半导体衬底的主表面之间的层间绝缘膜更多孔隙。优选地，此方式，在上述层间绝缘膜的上层形成比该层间绝缘膜更多孔隙的层间绝缘膜。另外，优选地，上述元件隔离绝缘膜及上述比较对象的层间绝缘膜以氧化硅为主要构成元素。在此，主要构成元素是指在构成层的材料中，所存在的原子比例最多的材料。多孔是在作为对象的层内形成很多微小孔隙的状态。所谓比上述热氧化膜多孔，指在热氧化膜中具有上述微细孔隙的情况下，具有比上述微细孔隙更多的上述微细孔隙的元件隔离绝缘膜的状态。而在上述热氧化膜不包括上述微细孔隙的情况下，表示在元件隔离绝缘膜中具有上述微细孔隙的状态。(2)一种半导体器件，其特征在于，包括在半导体衬底的主表面上形成的多个元件形成区；位于上述元件形成区之间且嵌入有元件隔离绝缘膜的元件隔离沟槽；在上述元件形成区上形成的栅绝缘膜，上述元件隔离沟槽在上述元件隔离绝缘膜和上述半导体衬底的表面之间具有热氧化膜，在上述元件隔离绝缘膜和上述热氧化膜之间比热氧化膜更薄地形成氮化膜或不形成氮化膜，上述元件隔离绝缘膜内部含有多个微细孔隙，且在经过形成半导体器件时的最高升温温度后，具有形成的小于等于5nm的孔比大于等于10nm的孔更多的多孔膜。由于大型孔隙分散存在时就不能提高机械结构的性能，所以优选具有足够小的孔隙。作为足够小的孔隙的例子可以是上述的程度。对于上述氮化膜，从由氮化膜充电等的观点看，优选地，实质上不形成上述氮化膜。另外，作为优选方式，上述平均孔径处于比1.0nm-1.3nm更小的范围内。此外，还有，上述元件隔离绝缘膜的杨氏模量在经过形成器件的最高升温温度后是比70Gpa更小的值。更优选地，形成为小于等于35Gpa。(3)一种半导体器件，其特征在于，包括在半导体衬底的主表面上形成的多个元件形成区；位于上述元件形成区之间且嵌入有元件隔离绝缘膜的元件隔离沟槽；在上述元件形成区上形成的栅绝缘膜，上述元件隔离沟槽具有在上述半导体衬底和上述元件隔离绝缘膜之间形成的热氧化膜；上述元件隔离绝缘膜的杨氏模量比上述热氧化膜的杨氏模量低。具体地，上述元件隔离绝缘膜在经过形成器件的最高升温温度之后，上述元件隔离沟槽包括存在小于等于5nm的孔比大于等于10nm的孔更多的多孔，优选杨氏模量比70GPa更低地形成上述元件隔离沟槽。更优选上述杨氏模量为小于等于35Gpa。另外，作为另一观点，嵌入上述元件隔离沟槽的元件隔离绝缘膜及上述栅绝缘膜包括以氧化硅为主要构成元素的膜，能够使上述元件隔离绝缘膜具有比上述栅绝缘膜杨氏模量低的膜。(4)一种半导体器件，其特征在于，包括在半导体衬底的主表面上形成的多个元件形成区；位于上述元件形成区之间且嵌入有元件隔离绝缘膜的元件隔离沟槽；以及在形成在上述元件形成区上的栅绝缘膜和栅电极和上述栅电极的上方形成的多个布线层，上述元件隔离绝缘膜，包括在衬底表面形成了热氧化膜的上述元件隔离沟槽之上淀积的第一元件隔离绝缘膜、和在上述第一元件隔离绝缘膜之上淀积的第二元件隔离绝缘膜，上述第一元件隔离绝缘膜是多孔的，上述第一元件隔离绝缘膜比上述第二元件隔离绝缘膜具有更多孔隙。优选地，作为一个例子，上述第一元件隔离绝缘膜是包括上述任何微细孔隙的多孔结构，能够使第二元件隔离绝缘膜为实际上不包括这种多孔结构的方式。此外，包含，上述第一元件隔离绝缘膜和上述第二隔离绝缘膜以氧化硅为主要构成元素，上述第一元件隔离绝缘膜以碳为添加元素。更优选地，在上述任何方式中，上述元件隔离沟槽具有在上述半导体衬底和上述第一元件隔离绝缘膜之间形成的热氧化膜，上述第一元件隔离绝缘膜比上述热氧化膜多孔。更优选地，在上述任一方式中，上述元件隔离沟槽具有在上述半导体衬底和上述元件隔离绝缘膜之间形成的热氧化膜，上述第一元件隔离绝缘膜形成得比上述热氧化膜的杨氏模量低。(5)一种半导体器件，其特征在于，在上述任一方式中，在元件形成区中具有对应于上述栅电极对上述半导体衬底掺入杂质的杂质区，上述第二元件隔离绝缘膜的层间绝缘膜侧界面和上述第一元件隔离绝缘膜侧的界面，位于上述杂质区中的比从衬底表面到杂质浓度变为最高的深度更深的区域。在本方式中，使元件隔离区中的埋入的氧化膜从元件形成区的衬底面起下陷。由此，能够有效地抑制衬底的结晶缺陷的产生。(6)一种半导体器件的制造方法，其特征在于，包括在半导体衬底的电路形成面上形成衬垫氧化膜，在上述衬垫氧化膜之上形成防氧化膜的工序；去除在上述半导体衬底的电路形成面的所希望位置处形成的上述防氧化膜和上述衬垫氧化膜，在上述去除了的区域上形成规定深度的沟槽的工序；氧化上述沟槽，在上述沟槽内形成热氧化膜的工序；在包括上述热氧化膜的上述沟槽内嵌入元件隔离绝缘膜的工序；去除在上述防氧化膜之上形成的上述元件隔离绝缘膜，去除在上述半导体衬底的电路形成面之上形成的上述防氧化膜的工序；去除在上述半导体衬底的电路形成面之上形成的上述衬垫氧化膜的工序；在去除了上述衬垫氧化膜的上述半导体衬底的电路形成面上形成栅绝缘膜和栅电极的工序；在对应于上述栅电极的位置上将杂质掺入上述半导体衬底，并对具本文档来自技高网...

【技术保护点】
一种半导体器件，其特征在于，包括：在半导体衬底的主表面上形成的多个元件形成区；位于上述元件形成区之间、且嵌入有元件隔离绝缘膜的元件隔离沟槽；以及在上述元件形成区上形成的栅绝缘膜，上述元件隔离沟槽具有在上述半导 体衬底和上述元件隔离绝缘膜之间形成的热氧化膜；上述元件隔离绝缘膜内部含有多个微细孔隙且比上述热氧化膜具有更多孔隙。

【技术特征摘要】
JP 2004-5-25 2004-1542261.一种半导体器件，其特征在于，包括在半导体衬底的主表面上形成的多个元件形成区；位于上述元件形成区之间、且嵌入有元件隔离绝缘膜的元件隔离沟槽；以及在上述元件形成区上形成的栅绝缘膜，上述元件隔离沟槽具有在上述半导体衬底和上述元件隔离绝缘膜之间形成的热氧化膜；上述元件隔离绝缘膜内部含有多个微细孔隙且比上述热氧化膜具有更多孔隙。2.一种半导体器件，其特征在于，包括在半导体衬底的主表面上形成的多个元件形成区；位于上述元件形成区之间且嵌入有元件隔离绝缘膜的元件隔离沟槽；在上述元件形成区上形成的栅绝缘膜，上述元件隔离沟槽在上述元件隔离绝缘膜和上述半导体衬底的表面之间具有热氧化膜，在上述元件隔离绝缘膜和上述热氧化膜之间比热氧化膜更薄地形成氮化膜或不形成氮化膜，上述元件隔离绝缘膜内部含有多个微细孔隙，且在经过形成半导体器件时的最高升温温度后，具有形成的小于等于5nm的孔比大于等于10nm的孔更多的多孔膜。3.根据权利要求1或2中所述的半导体器件，其特征在于，经过形成器件最高升温温度后，上述元件隔离绝缘膜的杨氏模量为比70GPa低的值。4.一种半导体器件，其特征在于，包括在半导体衬底的主表面上形成的多个元件形成区；位于上述元件形成区之间且嵌入有元件隔离绝缘膜的元件隔离沟槽；在上述元件形成区上形成的栅绝缘膜，上述元件隔离沟槽具有在上述半导体衬底和上述元件隔离绝缘膜之间形成的热氧化膜；上述元件隔离绝缘膜的杨氏模量比上述热氧化膜的杨氏模量低。5.根据权利要求4中所述的半导体器件，其特征在于，上述元件隔离沟槽，上述元件隔离绝缘膜，经过形成器件最高升温温度后，具有小于等于5nm的孔比大于等于10nm的孔更多的多孔状态，且杨氏模量比70Gpa低。6.一种半导体器件，其特征在于，包括在半导体衬底的主表面上形成的多个元件形成区；位于上述元件形成区之间且嵌入有元件隔离绝缘膜的元件隔离沟槽；以及在形成在上述元件形成区上的栅绝缘膜和栅电极和上述栅电极的上方形成的多个布线层，上述元件隔离绝缘膜，包括在衬底表面形成了热氧化膜的上述元件隔离沟槽之上淀积的第一元件隔离绝缘膜、和在上述第一元件隔离绝缘膜之上淀积的第二元件隔离绝缘膜，上述第一元件隔离绝缘膜是多孔的，上述第一元件隔离绝缘膜比上述第二元件隔离绝缘膜具有更多孔隙。7.根据权利要求6中所述的半导体器件，其特征在于，上述元件隔离沟槽具有形成在上述半导体衬底和上述第一元件隔离绝缘膜之间的热氧化膜，上述第一元件隔离绝缘膜比上述热氧化膜具有更多孔隙。8.根据权利要求6中所述的半导体...

【专利技术属性】
技术研发人员：石塚典南，田中顺，岩崎富生，太田裕之，
申请(专利权)人：株式会社瑞萨科技，
类型：发明
国别省市：JP[日本]