温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。

提供一种半导体器件及其制造方法，抑制半导体器件的栅电极端部的衬底中产生的位错。具有在半导体衬底的主表面上形成的多个元件形成区，位于上述元件形成区之间且嵌入有上述元件隔离绝缘膜的元件隔离沟槽，在上述元件形成区形成的栅绝缘膜和上述栅电极和上述栅...
该专利属于株式会社瑞萨科技所有，仅供学习研究参考，未经过株式会社瑞萨科技授权不得商用。

详细技术文档下载地址

温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。