一种鱼脊形场效应晶体管的结构和制备方法技术

一种鱼脊形场效应晶体管的结构和制备方法，步骤为：在原始硅片上形成低掺杂的Ｐ阱与Ｎ阱；近似全平面的凹陷局部场氧化隔离，形成有源区；淀积氧化层／氮化硅／氧化层多层绝缘层用于栅电极与衬底的隔离；在多层绝缘介质层上光刻、干法刻蚀出凹槽结构；在与凹槽的垂直的方向上光刻硅岛图形，然后干法刻蚀掉凹槽中剩余的绝缘介质，再干法刻蚀硅衬底形成硅岛；淀积氧化硅和氮化硅，再各向异性刻蚀形成氮化硅侧墙；三维薄栅氧化并淀积栅电极材料；光刻和刻蚀源漏区上的多晶硅和介质至硅衬底表面；源漏注入掺杂并快速热退火激活；淀积和刻蚀形成二氧化硅源漏侧墙；自对准硅化物；硼磷硅玻璃覆盖隔离，光刻与干法刻蚀接触孔，并多层金属化。

【技术实现步骤摘要】

本专利技术属于半导体
，特别指一种在体硅衬底上形成FinFET(“鱼脊”形场效应晶体管)的结构。本专利技术还涉及形成上述结构的方法。
技术介绍
近二十年以来建立在体硅衬底上的大规模集成电路得到迅速发展，特别是最近几年内深亚微米CMOS技术已经发展到衬底大到12英寸体硅圆片，器件特征尺寸小至0.13微米的水准，正向亚100纳米的技术水准进军。然而研究结果表明在传统的平面金属氧化物场效应晶体管(MOSFET)的器件框架下，这种发展趋势在亚50纳米阶段将面临不可逾越的技术障碍。主要表现在严重的短沟道效应(SCE)，其表现为随栅长减小器件阈值的降低，漏引起势垒降低(DIBL)，亚阈值漏电流增加等，以及为适应电路的需要而持续增加的单位源漏驱动电流。纳米级非常规的CMOS器件，特别是可抑制短沟道效应的双栅或多栅电极器件是克服上述困难且维持摩尔定律在未来十年内继续有效的关键性解决方案之一。到目前为止，已有多种双栅或多栅电极新结构器件得到发展和研究，其中建立在SOI(绝缘体上硅)衬底上的FinFET器件是具备最大优势的非常规MOS器件结构。这是因为该结构除了拥有类似理想双栅器件的优异性能，另外，也是更重要的一点是和传统的大规模集成电路工艺流程兼容，具备较好的实用前景。虽然目前SOI已经在最先进的大规模集成电路技术中开始得到应用，然而在成本、散热问题、缺陷等因素影响下体硅衬底仍然是集成电路的主流。
技术实现思路
本专利技术的目的在于提供一种在体硅衬底上同时形成平面凹槽晶体管与鱼脊形场效应晶体管的并行结构。本专利技术的又一目的在于提供一种形成上述结构的制备方法。为实现上述目的，本专利技术提供的体硅衬底上同时形成平面凹槽晶体管与鱼脊形场效应晶体管的并行结构，包含压控核心、栅电极、源电极、漏电极和半导体衬底基本元素；压控核心呈三维构造，并且和源、漏电极在不同平面上；在单晶硅-半导体的衬底上，中部基本为一沟槽，和这一沟槽平行的两侧分别为源、漏电极；在沟槽中垂直、连接源漏、电极的方向上分布着导电的单晶硅的硅条，该硅条其两端分别和源、漏电极相连，其底部和沟槽底的硅衬底衔接，立体形状呈现鱼脊形；在该鱼脊形上通过立体分布的绝缘介质和栅电极形成三维的压控核心；在垂直于鱼脊形的截面上栅电极和绝缘介质在三面方向上半包裹鱼脊形条，即三个栅电极同时控制同一硅鱼脊形；栅电极通过分布在沟槽中的沟槽侧墙和两侧的源、漏电极相隔离，该绝缘介质厚于栅控核心中的绝缘层厚度；栅电极的厚度高于沟槽的深度，高于硅衬底平面的部分通过源漏侧墙和源、漏电极隔离；在平行鱼脊形的截面上，栅电极呈T型分布；在沟槽内有多条相互平行的硅鱼脊形条分布，即存在多个三维压控核心。本专利技术是一种制备非常规亚100纳米互补型金属氧化物半导体(CMOS)器件的方法，其基本特征在于在普通大规模深亚微米集成电路工艺流程中引入特定工艺步骤，在体硅衬底上同时形成平面凹槽晶体管与FinFET的并行结构，当场效应器件实际栅电极长度缩减到亚100纳米时实现控制短沟道效应并同时增大源漏电流，最终缩减器件尺寸并提高集成电路集成度的目的。本专利技术提供了一种在普通体硅衬底上实现CMOS FinFET结构的方法。该方法只需在主流的集成电路工艺流程上引入特定的工艺步骤，就可在体硅衬底上同时形成平面凹槽晶体管与立体多栅FinFET的并行结构，并可在场效应器件实际栅电极长度缩减到亚100纳米时实现控制短沟道效应并同时增大源漏电流的目的。相比原有的结构，体硅FinFET更接近实际的硅基集成电路工艺流程，并通过利用平面凹槽器件的特点较好的解决了亚100纳米范围内的器件在体硅衬底上较严重短沟道效应。本专利技术提供的在体硅衬底上形成鱼脊形场效应晶体管的方法，在体硅衬底上同时形成平面凹槽晶体管与鱼脊形场效应晶体管的并行结构，具体步骤和条件参数范围为步骤1在体硅衬底上分别光刻并注入掺杂形成P型和N型阱条件是p阱采用硼，N阱采用磷离子，能量100～200keV，剂量5×1012cm-2～5×1013cm-2，1000～1200℃推进，氮气∶氧气＝1∶2混合，推进后去除氧化层；步骤2利用凹陷局部氧化隔离技术形成器件隔离凹陷氧化局部平面氧化隔离先生长缓冲氧化层和氮化硅，淀积缓冲氧化层条件是干氧，800～1000℃，薄膜厚度10～30nm；淀积氮化硅条件是化学气相淀积技术，700～800℃，薄膜厚度150～300nm；光刻并干法刻蚀有源区，条件是反应离子刻蚀氮化硅，功率150～300W，化学气体CF4、O2或SF6、He混合，气压150～400毫托；一次隔离氧化，条件是干氧或湿氧技术，900～1100℃，薄膜厚度300～400nm；接着腐蚀掉隔离氧化层，淀积氮化硅，条件是化学气相淀积技术，700～800℃，薄膜厚度20～80nm；并刻蚀侧墙，条件是反应离子刻蚀氮化硅，功率150～300W，化学气体CF4、O2或SF6、He混合，气压150～400毫托；最后二次隔离氧化，条件是干氧或湿氧技术，950～1100℃，薄膜厚度400～600nm；步骤3淀积氧化层/氮化硅/氧化层夹层绝缘层形成缓冲二氧化硅条件是干氧、湿氧或化学气相淀积技术，800～1000℃，薄膜厚度10～30nm；淀积氮化硅的条件是化学气相淀积技术，700～800℃，薄膜厚度80～120nm；淀积氧化层的条件是化学气相淀积，650～750℃，薄膜厚度250～450nm；步骤4在夹层绝缘介质层上光刻并干法刻蚀出凹槽结构光刻沟槽，然后反应离子刻蚀沟槽氧化硅/氮化硅复合层至缓冲二氧化硅，功率300～500W，化学气体CF4、O2或CF4、CHF3混合，气压150～300毫托；然后光刻硅岛，线宽10～500nm，然后用灰化等缩减技术缩减硅岛光刻胶条至5～200nm之间，等离子刻蚀光刻胶，功率20～100W，化学气体CF4，O2混合，气压300～500毫托； 步骤5干法刻蚀硅岛，先干法刻蚀去掉凹槽中剩余的绝缘介质，再干法刻蚀硅衬底形成硅岛先反应离子刻蚀氧化硅，条件是功率300～600W，化学气体CF4、CHF3混合，气压150～300毫托，再刻蚀硅功率300～500W，化学气体Cl2、HBr或CF4、O2混合，气压200～400毫托；步骤6一次牺牲氧化，条件是干氧，工艺温度800～1000℃，薄膜厚度10～30nm及HF腐蚀；步骤7在凹槽中生长/淀积氧化硅/氮化硅，再各向异性刻蚀形成侧墙生长缓冲二氧化硅条件是干氧，800～1000℃，薄膜厚度10～20nm；淀积氮化硅的条件是化学气相淀积技术，700～800℃，薄膜厚度70～100nm；其总厚度要求在侧墙形成后侧墙底宽＝凹槽宽度-实际栅长/2＝50-90nm；氮化硅侧墙用反应离子刻蚀氮化硅，功率120～200W，化学气体CF4、O2或SF6、He混合，气压150～400毫托；各向异性刻蚀到底，硅岛顶剩部分氧化层；步骤8生长二次牺牲氧化层，条件是干氧，800～1000℃，薄膜厚度10～30nm，然后腐蚀净氧化层；步骤9二维薄栅氧化并淀积栅电极材料二维薄栅氧化的条件是干氧，700～850℃，薄膜厚度1～3nm；栅电极材料淀积的条件是多晶硅淀积，化学气相淀积技术，600～700℃，薄膜厚度150～250nm或金属栅氮化钛/钨/氮化钛/低温氧化物复合层形成本文档来自技高网...

【技术保护点】
一种在体硅衬底上同时形成平面凹槽晶体管与鱼脊形场效应晶体管的并行结构，该结构包含压控核心、栅电极、源电极、漏电极和半导体衬底基本元素；压控核心呈三维构造，并且和源、漏电极在不同平面上；在单晶硅－半导体的衬底上，中部基本为一沟槽，和这 一沟槽平行的两侧分别为源、漏电极；在沟槽中垂直、连接源漏、电极的方向上分布着导电的单晶硅的硅条，该硅条其两端分别和源、漏电极相连，其底部和沟槽底的硅衬底衔接，立体形状呈现鱼脊形；在该鱼脊形上通过立体分布的绝缘介质和栅电极形成 三维的压控核心；在垂直于鱼脊形的截面上栅电极和绝缘介质在三面方向上半包裹鱼脊形条，即三个栅电极同时控制同一硅鱼脊形；栅电极通过分布在沟槽中的沟槽侧墙和两侧的源、漏电极相隔离，该绝缘介质厚于栅控核心中的绝缘层厚度；栅电极的厚度高于沟槽的深度，高于硅衬底平面的部分通过源漏侧墙和源、漏电极隔离；在平行鱼脊形的截面上，栅电极呈Ｔ型分布；在沟槽内有多条相互平行的硅鱼脊形条分布，即存在多个三维压控核心。

【技术特征摘要】
1.一种在体硅衬底上同时形成平面凹槽晶体管与鱼脊形场效应晶体管的并行结构，该结构包含压控核心、栅电极、源电极、漏电极和半导体衬底基本元素；压控核心呈三维构造，并且和源、漏电极在不同平面上；在单晶硅-半导体的衬底上，中部基本为一沟槽，和这一沟槽平行的两侧分别为源、漏电极；在沟槽中垂直、连接源漏、电极的方向上分布着导电的单晶硅的硅条，该硅条其两端分别和源、漏电极相连，其底部和沟槽底的硅衬底衔接，立体形状呈现鱼脊形；在该鱼脊形上通过立体分布的绝缘介质和栅电极形成三维的压控核心；在垂直于鱼脊形的截面上栅电极和绝缘介质在三面方向上半包裹鱼脊形条，即三个栅电极同时控制同一硅鱼脊形；栅电极通过分布在沟槽中的沟槽侧墙和两侧的源、漏电极相隔离，该绝缘介质厚于栅控核心中的绝缘层厚度；栅电极的厚度高于沟槽的深度，高于硅衬底平面的部分通过源漏侧墙和源、漏电极隔离；在平行鱼脊形的截面上，栅电极呈T型分布；在沟槽内有多条相互平行的硅鱼脊形条分布，即存在多个三维压控核心。2.一种在体硅衬底上形成鱼脊形场效应晶体管的方法，在体硅衬底上同时形成平面凹槽晶体管与鱼脊形场效应晶体管的并行结构，具体步骤和条件参数范围为步骤1在体硅衬底上分别光刻并注入掺杂形成P型和N型阱条件是p阱采用硼，N阱采用磷离子，能量100～200keV，剂量5×1012cm-2～5×1013cm-2，1000～1200℃推进，氮气∶氧气＝1∶2混合，推进后去除氧化层；步骤2利用凹陷局部氧化隔离技术形成器件隔离凹陷氧化局部平面氧化隔离先生长缓冲氧化层和氮化硅，淀积缓冲氧化层条件是干氧，800～1000℃，薄膜厚度10～30nm；淀积氮化硅条件是化学气相淀积技术，700～800℃，薄膜厚度150～300nm；光刻并干法刻蚀有源区，条件是反应离子刻蚀氮化硅，功率150～300W，化学气体CF4、O2或SF6、He混合，气压150～400毫托；一次隔离氧化，条件是干氧或湿氧技术，900～1100℃，薄膜厚度300～400nm；接着腐蚀掉隔离氧化层，淀积氮化硅，条件是化学气相淀积技术，700～800℃，薄膜厚度20～80nm；并刻蚀侧墙，条件是反应离子刻蚀氮化硅，功率150～300W，化学气体CF4、O2或SF6、He混合，气压150～400毫托；最后二次隔离氧化，条件是干氧或湿氧技术，950～1100℃，薄膜厚度400～600nm；步骤3淀积氧化层/氮化硅/氧化层夹层绝缘层形成缓冲二氧化硅条件是干氧、湿氧或化学气相淀积技术，800～1000℃，薄膜厚度10～30nm；淀积氮化硅的条件是化学气相淀积技术，700～800℃，薄膜厚度80～120nm；淀积氧化层的条件是化学气相淀积，650～750℃，薄膜厚度250～450nm；步骤4在夹层绝缘介质层上光刻并干法刻蚀出凹槽结构光刻沟槽，然后反应离子刻蚀沟槽氧化硅/氮化硅复合层至缓冲二氧化硅，功率300～500W，化学气体CF4、O2或CF4、CHF3混合，气压150～300毫托；然后光刻硅岛，线宽10～500nm，然后用灰化等缩减技术缩减硅岛光刻胶条至5～200nm之间，等离子刻蚀光刻胶，功率20～100W，化学气体CF4，O2混合，气压300～500毫托；步骤5干法刻蚀硅岛，先干法刻蚀去掉凹槽中剩余的绝缘介质，再干法刻蚀硅衬底形成硅岛先反应离子刻蚀氧化硅，条件是功率300～600W，化学气体CF4、CHF3混合，气压150～300毫托，再刻蚀硅功率300～500W，化学气体Cl2、HBr或CF4、O2混合，气压200～400毫托；步骤6一次牺牲氧化，条件是干氧，工艺温度800～1000℃，薄膜厚度10～30nm及HF腐蚀；步骤7在...

【专利技术属性】
技术研发人员：殷华湘，徐秋霞，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：11[中国|北京]