基于BFM快速验证大型互连芯片地址的方法及系统技术方案

本发明专利技术实施例公开了一种基于BFM快速验证大型互连芯片地址的验证方法及系统，包括：通过转发芯片向目标芯片发送写指令；其中，写指令包括目标地址信息和验证数据；接收目标芯片将验证数据写入目标地址后，通过转发芯片发送的反馈信息；通过转发芯片向目标芯片发送读指令，并通过转发芯片接收目标芯片从目标地址中读取的验证数据，并判断写入目标地址的验证数据与从目标地址读取的验证数据是否一致；若一致，则目标地址验证成功，可见，在本实施例中，进行先写后读的地址验证不仅保证的验证的正确性，也使得验证代码简短、可读性高，更大大提高了验证的速度，缩短了芯片的生产周期。

【技术实现步骤摘要】

本专利技术涉及芯片地址读写
，更具体地说，涉及一种基于BFM快速验证大型互连芯片地址的方法及系统。
技术介绍
随着集成电路制造工艺的迅速发展，芯片的开发周期逐渐缩短，同样功能的产品推出的时间越早，竞争力越大。验证工作所需的时间成为制约产品开发周期的瓶颈。由于大型互连芯片NC规模庞大，不适合做大规模的模块级验证，因此结合使用BFM模型进行系统级的仿真验证成为验证大型互连芯片NC的一种必要的验证方法。大型互联芯片NC的验证是一个繁琐、费时的工作，为了提高集成电路的验证效率，缩短产品周期，验证人员必须在保证芯片验证无误的前提下尽可能缩短验证周期。由于大型互联芯片的地址读写正确性是保证其他功能验证顺利进行的前提，所以快速的进行地址读写验证可以为其他后续验证的完成打下良好的基础。因此，如何快速的进行地址读写验证，缩短芯片整体验证所需的时间是现在需要解决的问题。
技术实现思路
本专利技术的目的在于提供一种基于BFM快速验证大型互连芯片地址的方法及系统，以快速对地址进行读写验证，缩短芯片整体验证所需的时间。为实现上述目的，本专利技术实施例提供了如下技术方案:—种基于BFM快速验证大型互连芯片地址的验证方法，包括:通过转发芯片向目标芯片发送写指令；其中，所述写指令包括目标地址信息和验证数据；接收所述目标芯片将所述验证数据写入目标地址后，通过所述转发芯片发送的反馈信息；通过所述转发芯片向所述目标芯片发送读指令，并通过所述转发芯片接收所述目标芯片从所述目标地址中读取的验证数据，并判断写入所述目标地址的验证数据与从所述目标地址读取的验证数据是否一致；若一致，则所述目标地址验证成功。优选的，所述转发芯片与所述目标芯片之间通过BFM模拟的router和物理层通路进行数据的传输。优选的，通过转发芯片向目标芯片发送写指令之前，还包括:将待验证的目标地址编写成数组格式存储；其中，所述通过转发芯片向目标芯片发送写指令，包括:获取待验证的目标地址，确定所述目标地址所在的目标芯片，通过转发芯片将所述写指令发送给目标芯片。优选的，判断写入所述目标地址的验证数据与从所述目标地址读取的验证数据是否一致之前，还包括:生成与所述目标地址相对应的验证过程报告。优选的，若写入所述目标地址的验证数据与从所述目标地址读取的验证数据不一致，则所述方法还包括:分析所述验证过程报告生成结果分析报告，并根据所述结果分析报告重新对所述目标地址进行验证。一种基于BFM快速验证大型互连芯片地址的验证系统，包括:控制器，转发芯片和目标芯片；所述控制器包括:写指令执行单元，用于通过转发芯片向目标芯片发送写指令;其中，所述写指令包括目标地址信息和验证数据；读指令执行单元，用于接收所述目标芯片将所述验证数据写入目标地址后，通过所述转发芯片发送的反馈信息；并通过所述转发芯片向所述目标芯片发送读指令，通过所述转发芯片接收所述目标芯片从所述目标地址中读取的验证数据；判断单元，用于判断写入所述目标地址的验证数据与从所述目标地址读取的验证数据是否一致;若一致，则所述目标地址验证成功。优选的，所述转发芯片与所述目标芯片之间通过BFM模拟的router和物理层通路进行数据的传输。优选的，所述控制器还包括:存数单元，用于将待验证的目标地址编写成数组格式存储；其中，写指令执行单元具体用于:获取待验证的目标地址，确定所述目标地址所在的目标芯片，通过转发芯片将所述写指令发送给目标芯片。优选的，所述控制器还包括: 生成单元，用于生成与所述目标地址相对应的验证过程报告。优选的，若所述判断单元判断写入所述目标地址的验证数据与从所述目标地址读取的验证数据不一致时，所述验证系统还包括触发分析单元；所述分析单元用于分析所述验证过程报告生成结果分析报告，并根据所述结果分析报告重新触发所述写指令执行单元，重新对所述目标地址进行验证。通过以上方案可知，本专利技术实施例提供的一种基于BFM快速验证大型互连芯片地址的验证方法及系统，包括:通过转发芯片向目标芯片发送写指令;其中，所述写指令包括目标地址信息和验证数据;接收所述目标芯片将所述验证数据写入目标地址后，通过所述转发芯片发送的反馈信息;通过所述转发芯片向所述目标芯片发送读指令，并通过所述转发芯片接收所述目标芯片从所述目标地址中读取的验证数据，并判断写入所述目标地址的验证数据与从所述目标地址读取的验证数据是否一致;若一致，则所述目标地址验证成功。可见，在本实施例中，通过BFM模拟的router和物理层通路进行数据的传输，使验证工程师编写验证数据时，可以专注于接口数据操作的思考，而完全忽略底层信号的时序，减轻了编写激励的工作量，提高了效率，且将待验证的目标地址编写成数组个数存数，进行先写后读的地址验证不仅保证的验证的正确性，也使得验证代码简短、可读性高，更大大提高了验证的速度，缩短了芯片的生产周期。【附图说明】为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为本专利技术实施例公开的一种基于BFM快速验证大型互连芯片地址的验证方法；图2为本专利技术实施例公开的验证系统结构示意图；图3为本专利技术实施例公开的一种基于BFM快速验证大型互连芯片地址的验证系统结构示意图。【具体实施方式】下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。本专利技术实施例公开了一种基于BFM快速验证大型互连芯片地址的方法及系统，以快速对地址进行读写验证，缩短芯片整体验证所需的时间。参见图1，本专利技术实施例提供的一种基于BFM快速验证大型互连芯片地址的验证方法，包括:SlOl、通过转发芯片向目标芯片发送写指令;其中，所述写指令包括目标地址信息和验证数据；具体的，参见图2，为本专利技术实施例公开的验证系统结构示意图，包括2个clump，SPclumpl和clump2，其中每个clump由4个BFM模拟的cpu模型与两个NC芯片构成，其中cpu模型即为本实施例中的控制器，clumpl中的NC芯片IS卩为本实施例中的转发芯片，clump2中的NC芯片3即为本实施例中的目标芯片，控制器I即为本实施例中的控制器，其中目标地址即为目标芯片中的地址。在这个2个clump的验证环境中，在由verilog搭建的testbench下，NC芯片与BFM模拟的cpu模型之间通过pii(Program Language Interface)接口相连。在2clump的地址读写验证环境中，主要是用BFM搭建了两块不同clump中NC芯片之间的通路，除去实现功能性上的等价和仿真速度的提升之外，这部分的模拟还能利用SystemC作为软件语言的优势实现抽象程度更高的操作和数据监测。通过pli接口与veri log的testbench相连，用BFM模拟CPU的动作(发出或接收指令，并作出响应)，通过在BFM下用system C代码本文档来自技高网...

【技术保护点】
一种基于BFM快速验证大型互连芯片地址的验证方法，其特征在于，包括：通过转发芯片向目标芯片发送写指令；其中，所述写指令包括目标地址信息和验证数据；接收所述目标芯片将所述验证数据写入目标地址后，通过所述转发芯片发送的反馈信息；通过所述转发芯片向所述目标芯片发送读指令，并通过所述转发芯片接收所述目标芯片从所述目标地址中读取的验证数据，并判断写入所述目标地址的验证数据与从所述目标地址读取的验证数据是否一致；若一致，则所述目标地址验证成功。

【技术特征摘要】

【专利技术属性】
技术研发人员：丁雪，
申请(专利权)人：浪潮北京电子信息产业有限公司，
类型：发明
国别省市：北京;11