一种存储器阵列结构，其包含：一基板，其具有一第一极性，其包含复数个浅沟槽绝缘区域，其实质上是沿着一第一方向（ｙ）连续配置；复数个传导字线，其是沿着一第二方向（ｘ）配置，该第二方向是横切该第一方向，该字线是借助一捕捉介电质而至 少部分地与该基板绝缘，其中邻接字线间的该基板区域是以一具有一第二极性的杂质布植，藉此产生复数个源极／漏极区域，其是由在该第二方向（ｘ）的该沟槽绝缘所束缚，该源极／漏极区域是交替以奇数和偶数编号的行配置，而沿着该第一方向（ｙ），且交替以偶数和奇数编号的列配置，而沿着该第二方向（ｘ）；复数个传导跳线连接，其实质上是于该沟槽绝缘区域的上，该等区域电连接该源极／漏极区域时，在偶数编号列的每一对源极／漏极区域是连接在偶数编号行的源极／漏极区域，以及在接续奇数编号行的相邻源极／漏 极区域，而在奇数编号列的每一队源极／漏极区域是连接在奇数编号行的源极／漏极区域，以及在接续偶数编号行的相邻源极／漏极区域；以及复数个传导位线，其是沿着该第一方向（ｙ）在该跳线连接上配置，每一该位线是连接复数个跳线连接，而在该偶数编号 列或是该奇数编号列。（*该技术在2023年保护过期，可自由使用*）
【技术实现步骤摘要】
【国外来华专利技术】存储器单元阵列包含电荷捕捉存储器单元，其具有可由沟道热电子(CHE)编程及由热洞所清除的存储器晶体管，举例来说，尤其是包含平面SONOS存储器单元或是NROM存储器单元(US 5,768,192、US6,011,725、WO 99/60631)，其具有平面MOS晶体管及一作为栅极介电质的氧化物-氮化物-氧化物储存层序列，其需要4至5伏特的电压来编程及清除，这可视为一项缺点。除此的外，如果存储器单元不是排列于一平面相邻于另一平面，而是位于半导体主体顶端会被蚀刻掉的沟槽壁上，则该存储器单元才能更广泛地微型化。此类沟槽以一距离互相平行，且因此在该半导体主体的表面上形成一种梳状结构，该存储器晶体管的沟道是于沟槽壁上垂直排列。源极和漏极区域是排列在该半导体主体的顶端，其是以邻接该沟槽及位于该沟槽底部的方式排列，该源极/漏极区域是连接于位线上。存储器晶体管的栅极电极是排列于该沟槽上且连接于字线，该字线是横向于该位线，该位线则位该存储器单元阵列的顶端。栅极介电质是于该沟槽壁上形成，其是借助一储存层序列，该储存层序列通常是使用氧化物-氮化物-氧化物层序列。在本例中，该氮化物层是在单元编程期间作为实际的储存层，电子会在氧化物层间被捕捉(捕捉)。一种包含NROM的虚拟的接地阵列(virtual ground array)通常连接至字线，其是在该源极/漏极区域上方运作，且横过埋于下方的位线，该晶体管电流因此平行流过该字线。这将造成许多的困难度该存储器晶体管不能借助更精确的设定该源极/漏极掺杂(LDD、环形布植)最佳化，该字线具有微小的交叉部分，使得因为由该微小的交叉部分所造成的低电导性，而不可能快速存取存储器内容。因为介于相邻沟道区域间的绝缘较佳地是由一沟道终止布植所影响，掺杂扩散进入该沟道区域便能引起在该沟道内的非均质电流分布，以及发生显著的窄宽效应。US 6,469.935 B2描述一种阵列结构的非易失性存储器及其运作方式。在此阵列中，具有复数个第一连接区域，其是共同连接于在一方阵内的四存储器单元的一第一丛集，和包含该存储器晶体管的源极/漏极区域，以及复数个第二连接区域，其是共同连接于在一方阵内的四存储器单元的一第二丛集，和包含该存储器晶体管的源极/漏极区域，每一第一和第二丛集对包含一共享单元。该运作方法利用控制栅极连接至控制线，其是平行于该字线且是配置于邻接该字线的两侧。US 5.679,591描述一种方法，用以制造一不与位于顶端的位线接触的半导体存储器，其中该位线带是配置于该字线堆栈之间，且相互连接至该沿字线的连续存储器晶体管上的源极/漏极区域。该沟道区域是横向于该字线且借助沟槽绝缘互相隔离。本专利技术的目的乃是详细说明一种改善的半导体存储器，其在一虚拟接地结构下具有电荷捕捉存储器单元。本专利技术是借助具有权利要求1特征的半导体存储器达成，且借助具有权利要求12特征的存储器制造方法所达成，细节方面则于其附属项中揭露。本专利技术的半导体存储器具有电荷捕捉存储器单元，尤其是SONOS单元或是NROM单元，该沟道区域是横向于有关的字线运作，该字线则配置在该字线的顶端，且以电绝缘于字线的方法配置，并有电导性的交叉连接，其是配置作为字线之间内隙的传导跨接线连接，且电绝缘于该字线，并且以一特定方法连接至该位线。依据沿着一个别字线的存储器晶体管的连续编号，在该字线的一侧，一偶数编号的存储器晶体管的源极/漏极区域，交叉连接电导连接至在该编号中的该接续奇数编号的存储器晶体管的源极/漏极区域，在该字线的另一侧，一奇数编号的存储器晶体管的源极/漏极区域，交叉连接电导连接至在该编号中的该接续偶数编号的存储器晶体管的源极/漏极区域，该字线在该位线之间是接触连接于字线带，其减少电主体电阻。该半导体存储器及其制造方法的实施方式，是参照图式附图说明图1至图14，于下文中描述更多细节。图1所示为STI绝缘及字线的配置设计图；图2所示为字线及位线的配置设计图；图3所示为字线、位线及字线带的配置设计图；图4所示为制造方法的一第一中间产物的细节，其是沿着该字线的截面图；图5所示为图4的制造方法的下一步骤的截面图；图6至图8所示为制造方法的不同步骤之中间产物，其是垂直该字线的截面图；图9所示为该晶体管及字线的配置设计平面图；图10所示为该字线、位线及位线接触的配置设计平面图；图11及图12所示为制造方法的下一步骤后，中间产物的更进一步的细节，其是横向于该字线的截面图；图13所示为该配置的电路设计图；以及图14所示为另一实施方式的截面图，其是对应于图7的截面图。图1所示为一设计的平面图，其揭露该ST I绝缘1、具有侧向间隙物3的字线2，以及互相电导连接的区域的位置。该STI绝缘(浅沟槽绝缘)乃是绝缘沟槽，其是彼此以一距离平行配置，且介于该晶体管的沟道区域之间，该晶体管是平行于位于每一字线2下方的绝缘沟槽运作，该字线因此在该沟道区域上运作，其是横向配置于该字线的经度方向，该晶体管的源极/漏极区域是侧向邻接于该字线，该源极/漏极区域是于该区域内互相电导连接，该区域是为图1所示的斜线部分，每一关连绝缘沟槽的一小部分都桥接起来。图2所示为配置平面图，该配置包含在该字线上方的位线4。在图1标记为斜线部分的区域，此后称为交叉连接，其在图2标记为相同的小写字母。该交叉连接是借助该位线4接触连接，该位线接触5在图2中由虚线表示其轮廓，且由一交叉识别。除此的外，该位线接触5是以大写符号标记，其是对应于关连的交叉连接的小写符号。在图2中可发现，该位线4是电接触连接于交叉连接，其是连续配置在该位线的方向，但两字线之间有一内隙存在。图3所示为根据图2字线带6的平面图，其是接触连接于该字线2的顶端，且是配置在该位线4的上。该字线带6是用以作为更进一步减低该字线的该电主体电阻，该位线4是电绝缘于该字线2及该字线带6。本半导体存储器的实施方式更精确的结构将参照一较佳的制造方法及图式解说。图4所示为该半导体存储器制造方法之中间产物的细节，其是平行于该字线的截面图。包含衬垫氧化物7及衬垫氮化物8的一般层是于半导体主体或是基板的顶端制造，该半导体材料具有掺杂浓度，其足够以形成存储器晶体管的沟道区域，为了此目的，在基板中以已知的晶体管制造方法形成掺杂井是可行的。提供给该晶体管的该沟道区域的一掺杂井9，其是由该井接口所指示，在图4中以虚线描绘。该绝缘沟槽是在该半导体主体或是基板的顶端制造为STI绝缘1，这些STI绝缘1是由复数个绝缘沟槽所组成，其是互相间隔一距离平行配置，且较佳地是以该半导体材料的氧化物填满，然而，在该绝缘沟槽中亦可为不同的介电质。图5所示为图4的制造方法的下一步骤的截面图。一储存层序列是施加于该半导体主体或基板的顶端上，该储存层序列亦用以作为栅极介电质，且包含一第一边界层10、一储存层11以及一第二边界层12。该边界层10、12尤其可为一氧化物，而该储存层11可为一氮化物。除了该氧化物-氮化物-氧化物层序列的外，亦可使用适用于电荷捕捉存储器单元的不同的储存层序列，这些层一开始是用于整个区域，其亦可由在周边区域不同的栅极介电质整个或部分取代。接着是一第一字线层13，其较佳是为多晶硅，亦可使用一第二字线14或是字线层序列，其是例如W/WN或是WSi，且改善该第一字线层13的传导性本文档来自技高网...
【技术保护点】
【技术特征摘要】
【国外来华专利技术】1.一种存储器阵列结构，其包含一基板，其具有一第一极性，其包含复数个浅沟槽绝缘区域，其实质上是沿着一第一方向(y)连续配置；复数个传导字线，其是沿着一第二方向(x)配置，该第二方向是横切该第一方向，该字线是借助一捕捉介电质而至少部分地与该基板绝缘，其中邻接字线间的该基板区域是以一具有一第二极性的杂质布植，藉此产生复数个源极/漏极区域，其是由在该第二方向(x)的该沟槽绝缘所束缚，该源极/漏极区域是交替以奇数和偶数编号的行配置，而沿着该第一方向(y)，且交替以偶数和奇数编号的列配置，而沿着该第二方向(x)；复数个传导跳线连接，其实质上是于该沟槽绝缘区域的上，该等区域电连接该源极/漏极区域对，在偶数编号列的每一对源极/漏极区域是连接在偶数编号行的源极/漏极区域，以及在接续奇数编号行的相邻源极/漏极区域，而在奇数编号列的每一队源极/漏极区域是连接在奇数编号行的源极/漏极区域，以及在接续偶数编号行的相邻源极/漏极区域；以及复数个传导位线，其是沿着该第一方向(y)在该跳线连接上配置，每一该位线是连接复数个跳线连接，而在该偶数编号列或是该奇数编号列。2.如权利要求1所述的存储器阵列结构，其中该源极/漏极区域(19)是侧向邻接于该字线(2)配置。3.如权利要求1或2所述的存储器阵列结构，其中该字线(2)是提供侧向间隙物(3)；该传导跳线连接(21)是配置邻接于该间隙物(3)，且借助该间隙物(3)电绝缘于该字线(2)；于该传导跳线连接(21)间提供一介电质填充物(22)，且在该字线(2)及该传导跳线连接(21)上提供一介电质材料层(24)；该位线(4)是配置在该介电质材料层(24)的内；以及一位线接触(5)是配置在该传导跳线连接(21)的上，且借助填充接触孔洞连接至该位线(4)，该孔洞是于该介电质材料层(24)的内提供。4.如权利要求1至3任一项所述的存储器阵列结构，其中该字线实质上是完全借助该捕捉介电质层与该基板绝缘。5.如权利要求1至4任一项所述的存储器阵列结构，其中该存储器阵列是适用于作为一虚拟接地阵列操作。6.如权利要求1至5任一项所述的存储器阵列结构，其中该位线是为金属位线。7.如权利要求1至6任一项所述的存储器阵列结构，其中该存储器阵列是为一NROM存储器阵列。8.如权利要求1至7任一项所述的存储器阵列结构，其中该捕捉介电质是由介于二边界层间的一储存层所组成。9.如权利要求1至8任一项所述的存储器阵列结构，其中该储存层是为一氮化物层，且其中该边界层是为一氧化物层。10.如权利要求6所述的存储器阵列结构，其中该存储器阵列是为一浮点栅极存储器阵列。11.如权利要求1至10任一项所述的存储器阵列结构，其中该传导跳线连接除了多晶硅的外，是由一电传导金属所形成。12.一种用以制造一半导体存储器的方法，其中在第一步骤中，在一半导体主体或基板的顶端，以任意顺序，提供一掺杂浓度，其足够形成存储器晶体管的沟道区域，且制造带状STI绝缘(1)，而是互相以一距离相隔平行配置；在第二步骤中，提供一介电质储存层序列，其包含一第一边界层(10)、一储存层(11)...
【专利技术属性】
技术研发人员：M·博鲁，A·科哈塞，C·鲁德维格，H·帕姆，J·维尔勒，
申请(专利权)人：因芬尼昂技术股份公司，因芬尼昂技术弗拉斯有限责任两合公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。