具有应变的硅沟道的场效应晶体管及其制造方法技术

提供场效应晶体管（ＦＥＴ）和制造ＦＥＴ的方法，该ＦＥＴ包括半导体衬底上的结构侧壁上的沟道层，以及至少具有在从半导体衬底延伸的结构侧壁的方向上应变的部分沟道层。该晶体管可以是ＦｉｎＦＥＴ，半导体衬底上的结构包括鳍形结构，以及侧壁可以是鳍形结构的侧壁。沟道层可以是Ｓｉ外延层和可以在包括ＳｉＧｅ和Ｓｉ的交替层的内鳍形结构上。沟道层可以包括应变的和不应变的部分。应变的和不应变的部分可以是沟道层的侧壁。

【技术实现步骤摘要】

本专利技术涉及半导体器件，更具体地说，涉及场效应晶体管(FET)及相关的器件。
技术介绍
在过去的30年，基于硅的集成电路技术，如包括场效应晶体管(FET和/或MOSFET)金属氧化物-半导体(MOS)器件的发展，在降低成本的同时，提供更快的器件速度、增加的集成度以及增加的器件功能。参考图1A，MOS器件典型地形成在具有重掺杂源/漏区(S/D)区12的衬底10中，源/漏区(S/D)区12被更轻掺杂的沟道区18分开。沟道区18可以被栅电极14控制，栅电极14通过栅介质16与沟道区隔开。但是，随着更高集成度以及更高性能、更低功耗和更大经济效益的需求增加，可能产生与晶体管性能的退化相关的各种问题。例如，当晶体管的沟道长度被减小时，可能发生诸如穿通现象的短沟道效应、漏区引起的阻挡层降低(DIBL)、亚阈值摆动、结区和衬底之间的寄生电容(即，结电容)增加以及增加漏电流。已研制了可以解决由常规体MOS半导体器件面对的一些问题的各种晶体管设计。这些晶体管设计包括，例如超薄型体晶体管、双栅晶体管、凹陷的沟道阵列晶体管(RCAT)、FinFET和栅-全-环绕晶体管(GAAT)。例如，图1B图示了常规超薄型体晶体管。在超薄型体晶体管中，沟道区18可以在绝缘区上的薄膜层中形成。同时，图1C图示了常规双-栅晶体管，在双栅晶体管中，单个沟道区18可以被两个栅极14a和14b控制，栅极14a和14b通过介质16a和16b与沟道区隔开。因而，沟道区的两侧可以被控制。但是，图1B和1C的器件可能需要更复杂的制造技术，这这可能增加成本和减小成品率。由此，这种器件实际上可能较少用于一般半导体制造。例如，超薄型体晶体管的制造可能比常规体MOS器件显著地更昂贵。尽管，它们在某些区域可以提供改进的性能，但是超薄型体晶体管可能易受浮体和热传递效应的影响，以及可能具有由体厚度影响的电流限制。此外，通过从两侧控制沟道，双-栅器件可以显示出改进的泄漏性能。但是，双-栅器件可能需要更复杂的制造工艺，这可能增加费用和降低成品率。特别，在双栅晶体管制造中对准上栅极14a和下栅极14b(如图1C所示)可能是困难的。例如，在Yu的、名称为“PROCESS FOR FORMING MULTIPLEACTIVELINES AND GATE-ALL-AROUND MOSFET”的美国专利号6,391,782中已经描述了栅-全-环绕晶体管。FinFET晶体管，其中沟道区形成在半导体材料的垂直地突出的“鳍形”中，可以提供类似于双栅晶体管或好于双栅晶体管的泄漏性能，但是制造可能较不复杂和更廉价。FinFET晶体管(或简单地FinFET)也可以支持亚50nm沟道长度(或许低到10nm)的规模，可以提供集成度和操作速度的附加改进。在Hu等的、名称为“FINFETTRANSISTOR STRUCTURES HAVING A DOUBLE GATE CHANNELEXTENDING VERTICALLY FROM A SUBSTRATE AND METHODSOF MANUFACTURE”的美国专利号6,413,802中描述了FinFET结构。在FinFET中，如上所述，沟道区可以形成在从半导体衬底突出的垂直地定向的鳍-形有源区中。栅电介质可以形成在鳍形上，以及可以在鳍形周围形成栅电极。可以形成首先沟道区，接着形成源区和漏区。源区/漏区可以比鳍形更高。然后可以使用介质和导电材料形成双和/或三栅器件。图2A至2D是说明用于形成FinFET的常规方法的半导体衬底的剖面图。现在参考图2A，在硅衬底10上形成刻蚀掩模图形13。被刻蚀掩模图形13露出的部分硅衬底10被各向异性地刻蚀，以形成硅鳍15。由于各向异性刻蚀，以锐角(即，接近直角)形成硅鳍15的上边缘。刻蚀掩模图形13可以由氮化物形成，以及在氮化物和衬底之间可以形成热氧化物层。为了在相邻硅鳍之间提供电绝缘，形成器件隔离层17，如图2B所示。现在参考图2C，部分器件隔离层17被除去，露出硅鳍15的侧表面或侧壁。硅鳍15的侧表面可以用作晶体管的沟道区。参考图2D，在硅鳍15的露出侧壁上形成栅绝缘层19，以及形成栅电极21，以产生双栅FinFET。硅鳍15的两个侧壁都可以被栅电极21控制。根据用于形成双栅FinFET的常规方法，当部分器件隔离层17被除去时，刻蚀掩模图形13和衬底10之间的粘附力可能被减弱。由于器件隔离层17也可以由氧化物形成，因此部分硅鳍上的刻蚀掩模图形13的热氧化物层可以连同部分器件17一起被除去。硅鳍15的宽度可以被减小到允许更高的器件集成，因此刻蚀掩模图形13将越来越有可能与硅鳍15的上表面隔开。如果刻蚀掩模图形被除去，那么硅鳍15的上表面可以被栅电极21控制，以及可以形成三栅FinFET。由此，在可以同一晶片上形成双栅和三栅FinFET。再参考图2D，为了形成更高性能的器件，在形成栅绝缘层19之前，可以通过执行热氧化工艺减小硅鳍15的宽度。换句话说，通过使用热氧化工艺，在鳍15的侧壁形成牺牲氧化物层，然后除去牺牲氧化物层，减小硅鳍15的宽度。因而，鳍15可以具有比刻蚀掩模图形13更窄的宽度。由此，可以在刻蚀掩模图形13的下面形成底切区，后续工序过程中导致差的台阶覆盖度，如栅电极材料的淀积。此外，如果牺牲氧化物层被除去，那么刻蚀掩模图形13的热氧化物层也可以被部分地除去。结果，刻蚀掩模图形13可能与硅鳍15隔开，以及可能发生如上所述的问题。已研制了可以解决这些问题的一些的三栅FinFET。在三栅FinFET中，硅鳍的上表面和两个侧壁被栅电极控制，这可以增加电流驱动容量。下面将参考图3A至3B描述用于形成三栅FinFET的常规方法。可以用参考图2A至2D如上所述的形成双栅FinFET的常规方法，通过除去刻蚀掩模图形形成三栅FinFET。如图2B所示，形成硅鳍15和器件隔离层17。然后，如图3A所示，部分器件隔离层17和刻蚀掩模图形13被除去。结果，硅鳍15的两个侧壁和上表面被露出。参考图3B，在硅鳍15的露出表面(即，两个侧壁和上表面)上形成栅绝缘层19，然后形成栅电极21。为了增加晶体管性能，也研究了使用应变沟道的增加迁移率晶体管。这些晶体管通常使用厚的外延SiGe层作为应力发生器，或在绝缘体上的锗(SGOI)晶片上使用外延硅。但是，厚SiGe层或SGOI晶片的使用对于制造来说可能是昂贵的。此外，应变的沟道晶体管典型地在平坦结构中实现。例如，在Hoyt等的，″Strained Silicon MOSFETTechnology″，Electron Devices Meeting，2002.IEDM ′02.Digest.International，pp.23-26；Ota等的，″Novel Locally Strained ChannelTechnique for High Performance 55nm CMOS″，Electron Devices Meeting，2002.IEDM ′02.Digest.International，pp.27-30；Rim等的″Fabrication andMobility Characteristics of Ultra-thin Strained Si D本文档来自技高网...

【技术保护点】
一种场效应晶体管（ＦＥＴ），包括半导体衬底上的结构侧壁上的沟道层，以及具有在从半导体衬底延伸的结构侧壁的方向上应变的至少部分沟道层。

【技术特征摘要】
KR 2004-9-25 10-2004-0077593;US 2005-1-12 11/033,71.一种场效应晶体管(FET)，包括半导体衬底上的结构侧壁上的沟道层，以及具有在从半导体衬底延伸的结构侧壁的方向上应变的至少部分沟道层。2.根据权利要求1的FET，其中晶体管包括FinFET，其中该结构包括鳍形结构，以及其中侧壁包括鳍形结构的侧壁。3.根据权利要求2的FinFET，其中沟道层包括Si外延层。4.根据权利要求3的FinFET，其中沟道层具有约小于100的厚度。5.根据权利要求2的FinFET，其中鳍形结构包括多个不同的材料层。6.根据权利要求5的FinFET，其中多个不同材料层的每一个包括与衬底相对和基本上平行于衬底的上表面和基本上垂直于衬底的侧壁表面，以及其中外沟道层直接在多个不同材料层的侧壁表面上。7.根据权利要求2的FinFET，其中鳍形结构包括Si和SiGe的交替层。8.根据权利要求7的FinFET，其中交替层包括外延层。9.根据权利要求7的FinFET，其中交替层的Si层具有约小于30的厚度。10.根据权利要求7的FinFET，其中交替层的SiGe层具有约小于50的厚度。11.根据权利要求7的FinFET，其中交替层包括不止一个Si层和不止一个SiGe层。12.根据权利要求7的FinFET，其中交替层的最外层包括SiGe层。13.根据权利要求12的FinFET，其中沟道层的一部分直接布置在交替层的最外层上。14.根据权利要求2的FinFET，还包括沟道层上的栅介质；部分栅介质上的栅电极；以及栅电极的相对侧上的源区和漏区。15.根据权利要求14的FinFET，其中沟道层包括Si外延层。16.根据权利要求15的FinFET，其中源区和漏区包括Si外延层。17.根据权利要求14的FinFET，其中鳍形结构和源区和漏区包括多个不同的材料层。18.根据权利要求14的FinFET，其中鳍形结构和源区和漏区包括Si和SiGe的交替层。19.根据权利要求18的FinFET，其中交替层包括外延层。20.根据权利要求14的FinFET，其中栅电极包括多晶硅层。21.根据权利要求2的FinFET，还包括衬底上的第一介质层，其中鳍形结构贯穿第一介质层，以及沟道层布置在超出第一介质层延伸的部分鳍形结构上。22.根据权利要求21的FinFET，其中鳍形结构包括衬底的一部分，以及其中通过衬底提供的部分鳍形结构超出第一介质层延伸。23.根据权利要求21的FinFET，其中鳍形结构包括衬底的一部分，以及其中通过衬底提供的部分鳍形结构不超出第一介质层延伸。24.根据权利要求2的FinFET，其中衬底包括Si衬底。25.根据权利要求14的FinFET，其中沟道层包括在平行于栅宽度方向上应变的部分。26.根据权利要求14的FinFET，其中栅介质和栅电极包括镶嵌结构。27.根据权利要求2的FinFET，其中外沟道层包括应变的和不应变的部分。28.根据权利要求27的FinFET，其中应变的和不应变的部分包括沟道层的侧壁。29.一种鳍形场效应晶体管(FET)，包括包括多个不同的材料层的内沟道结构，多个不同的材料层具有从半导体衬底延伸的侧壁；以及内沟道结构的侧壁上的外沟道层，外沟道层具有侧壁。30.根据权利要求29的FinFET，还包括外沟道层的侧壁和上表面上的栅介质层，以及栅介质层具有与外沟道层相对的上表面和侧壁；栅介质层的部分侧壁和上表面上的栅电极。布置在栅电极的相对侧上的源区和漏区。31.根据权利要求30的FinFET，其中外沟道层包括Si外延层。32.根据权利要求30的FinFET，其中多个不同材料层的每一个包括与衬底相对和基本上平行于衬底的上表面和基本上垂直于衬底的侧壁表面，以及其中沟道层直接在多个不同的材料层的侧壁表面上。33.根据权利要求30的...

【专利技术属性】
技术研发人员：李成泳，申东石，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR[韩国]