应变Ge CMOS集成器件的制备方法及其CMOS集成器件技术

本发明专利技术涉及一种应变Ge CMOS集成器件的制备方法及其CMOS集成器件，该制备方法包括:选取SOI衬底；生长N型应变Ge层以形成NMOS有源区和PMOS有源区；采用刻蚀工艺形成隔离沟槽；在PMOS有源区内注入P型离子形成PMOS的源漏区，在NMOS有源区内注入N型离子形成NMOS的源漏区；在PMOS和NMOS有源区表面且异于源漏区位置处形成金属栅极，且NMOS的栅极为高功函数的金属栅极；金属化处理，并光刻漏极引线、源极引线和栅极引线，最终形成应变Ge CMOS集成器件。本发明专利技术实施例实现了高性能应变Ge CMOS器件的制备。

【技术实现步骤摘要】

本专利技术属于半导体集成电路
，尤其涉及一种应变Ge CMOS集成器件的制备方法及其CMOS集成器件。
技术介绍
新技术革命又称现代技术革命，也有人将它称为继蒸汽机、电力之后的第三次技术革命。以微电子技术、电子计算机、激光、光纤通信、卫星通信和遥感技术为主要内容的信息技术成为新技术革命的先导技术。新技术革命产生于本世纪40年代中期，它首先在西方发达资本主义国家兴起，逐步向其他国家与地区辐射，直至席卷全球，它是伴随着当代科学技术的形式发展起来，已扩展到了科学技术的各个领域。半导体集成电路是电子工业的基础，人们对电子工业的巨大需求，促使了该领域的迅速发展。在过去的几十年中，电子工业的迅猛发展对社会发展及国民经济都产生了巨大的影响。目前，电子工业已成为世界上规模最大的工业，在全球市场中占据着很大的份额，产值已经超过可10000亿美元。对半导体产业发展产生巨大影响的“摩尔定律”之处:集成电路芯片上的晶体管数目，约每18个月翻一番，性能也翻一番。40多年来，世界半导体产业始终按照这条定律不断地发展。但是，随着器件特征尺寸的不断减小，尤其是进入纳米尺寸之后，微电子技术的发展越来越逼近材料、技术和器件的极限，面临着巨大的挑战。对于互补金属氧化物半导体(ComplementaryMetal Oxide Semiconductor,简称CMOS)器件来说，当器件特征尺寸缩小到65nm以后，纳米尺寸器件中的短沟效应、强场效应、量子效应、寄生参量的影响，工艺参数误差等问题对器件泄露电流、亚阈特性、开态/关态电流等性能的影响越来越突出，电路速度和功耗的矛盾也将更加严重。为了解决上述问题，新材料、新技术和新工艺被应用，但效果并不十分理想。比如:应变硅(Si)材料虽然提升载流子迀移率，但是效果有限且工艺较复杂。因此，如何制作一种高性能的CMOS集成器件就变得极其重要。
技术实现思路
因此，为解决现有技术存在的技术缺陷和不足，本专利技术提出一种应变Ge CMOS集成器件的制备方法及其CMOS集成器件。具体地，本专利技术实施例提出的一种应变锗(Ge)CMOS集成器件的制备方法，包括:(a)选取 SOI 衬底；(b)在所述SOI衬底上生长N型应变Ge层，以形成NMOS有源区和PMOS有源区；(c)在所述NMOS有源区和所述PMOS有源区之间采用刻蚀工艺形成隔离沟槽；(d)在所述PMOS有源区内注入P型离子形成所述PMOS的源漏区，在所述NMOS有源区内注入N型离子形成所述NMOS的源漏区；(e)在所述PMOS有源区表面且异于源漏区位置处形成PMOS金属栅极；在所述NMOS有源区表面且异于源漏区位置处形成高功函数的NMOS金属栅极；以及(f)金属化处理，并光刻漏极引线、源极引线和栅极引线，最终形成应变Ge CMOS集成器件。此外，本专利技术另一实施例提出的一种应变Ge CMOS集成器件，由上述实施例的应变锗(Ge)CMOS集成器件的制备方法制得。由上可知，本专利技术实施例通过在SOI衬底上采用增强型应变锗(Ge)NMOS器件形成CMOS集成器件，即通过在SOI衬底上生长N型应变锗(Ge)层形成CMOS集成器件中NMOS器件的有源区，并采用高功函数材料作为栅极，实现了高性能的应变锗(Ge)CMOS器件。通过以下参考附图的详细说明，本专利技术的其它方面和特征变得明显。但是应当知道，该附图仅仅为解释的目的设计，而不是作为本专利技术的范围的限定，这是因为其应当参考附加的权利要求。还应当知道，除非另外指出，不必要依比例绘制附图，它们仅仅力图概念地说明此处描述的结构和流程。【附图说明】下面将结合附图，对本专利技术的【具体实施方式】进行详细的说明。图1为本专利技术实施例的一种应变Ge CMOS集成器件的制备方法流程图；图2a-图2v为本专利技术实施例的一种应变Ge CMOS集成器件的制备方法示意图；图3为本专利技术实施例的一种应变Ge CMOS集成器件的器件结构示意图。【具体实施方式】为使本专利技术的上述目的、特征和优点能够更加明显易懂，下面结合附图对本专利技术的【具体实施方式】做详细的说明。实施例一请参见图1，图1为本专利技术实施例的一种应变Ge CMOS集成器件的制备方法流程图，该制备方法包括如下步骤:(a)选取 SOI 衬底；(b)在SOI衬底上生长N型应变Ge层，以形成NMOS有源区和PMOS有源区；(c)在NMOS有源区和PMOS有源区之间采用刻蚀工艺形成隔离沟槽；(d)在PMOS有源区内注入P型离子形成PMOS的源漏区，在NMOS有源区内注入N型离子形成NMOS的源漏区；(e)在PMOS有源区表面且异于源漏区位置处形成PMOS金属栅极；在NMOS有源区表面且异于源漏区位置处形成高功函数的NMOS金属栅极；(f)金属化处理，并光刻漏极引线、源极引线和栅极引线，最终形成应变Ge CMOS集成器件。具体地，在步骤(b)之前，还包括:(xl)在SOI衬底上形成娃锗外延层；(x2)在娃锗外延层上形成本征娃层；(x3)对SOI衬底、硅锗外延层和本征硅层采用干氧氧化工艺进行氧化，并退火处理。具体地，步骤(b)包括:(bl)在N型硅锗层上形成N型应变锗层；(b2)在N型应变锗层上形成应变硅帽层。具体地，步骤(C)包括:(Cl)利用光刻工艺在NMOS有源区和PMOS有源区之间形成隔离区图形；(c2)利用刻蚀工艺，在隔离区图形所在位置刻蚀形成隔离槽；(c3)利用化学气相沉积工艺，利用氧化物材料填充隔离槽，形成CMOS集成器件的隔离沟槽。具体地，在步骤(d)之前，还包括:(yl)在NMOS有源区表面和PMOS有源区表面形成氧化铝层或者氧化铬层，作为NMOS栅氧化层和PMOS栅氧化层；(y2)在NMOS栅氧化层和PMOS栅氧化层表面形成第一阻挡层。具体地，在步骤(d)包括:(dl)利用刻蚀工艺刻蚀掉PMOS有源区上方指定区域的第一阻挡层和栅氧化层；(d2)利用离子注入工艺，在PMOS有源区上方指定区域进行P型离子注入，形成PMOS源漏区；(d3)利用刻蚀工艺刻蚀掉NMOS有源区上方指定区域的第一阻挡层和栅氧化层；(d4)利用离子注入工艺，在NMOS有源区上方指定区域进行N型离子注入，形成NMOS源漏区。具体地，在步骤(e)之前，还包括:(zl)在NMOS有源区和PMOS有源区表面形成第二阻挡层；(z2)利用刻蚀工艺刻蚀NMOS有源区和PMOS有源区表面形成NMOS源漏窗口和PMOS源漏区窗口 ；(z3)利用化学气相沉积工艺，在NMOS源漏窗口和PMOS源漏区窗口淀积金属形成源漏接触层。具体地，步骤(e)包括:(el)利用刻蚀工艺刻蚀PMOS有源区形成PMOS栅极窗口 ；(e2)利用化学气相沉积工艺，在PMOS栅极窗口淀积金属以形成NMOS栅极；(e3)利用刻蚀工艺刻蚀NMOS有源区形成NMOS栅极窗口 ；(e4)利用化学气相沉积工艺，在NMOS栅极窗口淀积高功函数的金属以形成NMOS栅极。具体地，高功函数的金属为钴，金，镍，铂和金铬合金中的任意一个。本专利技术实施例，通过在SOI衬底上采用增强型应变锗(Ge)NMOS器件形成CMOS集成器件，即通过在SOI衬底上生长N型应变锗(Ge)层形成CMOS集成器件中NMOS器件的有源区，并采用高功函数材料作为增强型NMOS的栅极，实现了高性能的应变锗本文档来自技高网...

【技术保护点】
一种应变Ge CMOS集成器件的制备方法，其特征在于，包括步骤：(a)选取SOI衬底；(b)在所述SOI衬底上生长N型应变Ge层，以形成NMOS有源区和PMOS有源区；(c)在所述NMOS有源区和所述PMOS有源区之间采用刻蚀工艺形成隔离沟槽；(d)在所述PMOS有源区内注入P型离子形成所述PMOS的源漏区，在所述NMOS有源区内注入N型离子形成所述NMOS的源漏区；(e)在所述PMOS有源区表面且异于源漏区位置处形成PMOS金属栅极；在所述NMOS有源区表面且异于源漏区位置处形成高功函数的NMOS金属栅极；以及(f)金属化处理，并光刻漏极引线、源极引线和栅极引线，最终形成应变Ge CMOS集成器件。

【技术特征摘要】

【专利技术属性】
技术研发人员：刘翔宇，胡辉勇，王斌，张鹤鸣，宋建军，宣荣喜，舒斌，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：陕西;61