本发明专利技术涉及一种基于GOI的增强型NMOS形成的应变SiGe CMOS集成器件及制备方法，该制备方法包括:选取GOI衬底；生长N型应变SiGe层，形成增强型NMOS和耗尽型PMOS的有源区；在NMOS有源区和PMOS有源区之间采用刻蚀工艺形成隔离沟槽；在NMOS和PMOS有源区表面分别形成NMOS和PMOS的栅介质层；刻蚀PMOS有源区表面指定位置处的栅介质层，并向PMOS有源区注入P型离子形成源漏区，刻蚀NMOS有源区表面指定位置处的栅介质层，并对NMOS有源区注入N型离子形成源漏区；在PMOS有源区表面且异于源漏区位置处淀积金属以形成PMOS的栅极；在NMOS有源区表面且异于源漏区位置处淀积高功函数的金属以形成NMOS的栅极；金属化处理，并光刻漏极引线、源极引线和栅极引线，形成应变SiGe CMOS。
【技术实现步骤摘要】
【专利说明】基于GO I的増强型NMOS形成的应变Si Ge CMOS集成器件及制备方法
本专利技术属于半导体集成电路
，尤其涉及一种。
技术介绍
新技术革命又称现代技术革命，也有人将它称为继蒸气机、电力之后的第三次技术革命。以微电子技术、电子计算机、激光、光纤通信、卫星通信和遥感技术为主要内容的信息技术成为新技术革命的先导技术。新技术革命产生于本世纪40年代中期，它首先在西方发达资本主义国家兴起，逐步向其他国家与地区辐射，直至席卷全球，它是伴随着当代科学技术的形式发展起来，已扩展到了科学技术的各个领域。对半导体产业发展产生巨大影响的“摩尔定律”之处:集成电路芯片上的晶体管数目，约每18个月翻一番，性能也翻一番。40多年来，世界半导体产业始终按照这条定律不断地发展。但是，随着器件特征尺寸的不断减小，尤其是进入纳米尺寸之后，微电子技术的发展越来越逼近材料、技术和器件的极限，面临着巨大的挑战。当器件特征尺寸缩小到65nm以后，纳米尺寸器件中的短沟效应、强场效应、量子效应、寄生参量的影响，工艺参数误差等问题对器件泄露电流、压阈特性、开态/关态电流等性能的影响越来越突出，电路速度和功耗的矛盾也将更加严重。为了解决上述问题，新材料、新技术和新工艺被应用，但效果并不十分理想。比如:隧穿一极管虽然电流开关比很尚，但制作成本尚，开态电流小；石墨稀材料载流子具有极尚的迀移率，但禁带宽度过小的问题一直没有很好的得以解决。FinFET器件可以有效减小泄露电流，但是工艺复杂且器件电学提升效果有限。因此，如何制作一种高性能的CMOS集成器件就变得及其重要。
技术实现思路
因此，为解决现有技术存在的技术缺陷和不足，本专利技术提出一种。具体地，本专利技术实施例提出的一种基于GOI的增强型NMOS形成的应变SiGe CMOS集成器件的制备方法，包括:(a)选取 GOI 衬底；(b)在所述GOI衬底上生长N型应变SiGe层，以形成增强型NMOS有源区和耗尽型PMOS有源区；(c)在所述增强型NMOS有源区和所述耗尽型PMOS有源区之间采用刻蚀工艺形成隔离沟槽；(d)在所述增强型NMOS有源区和所述耗尽型PMOS有源区表面分别形成所述增强型NMOS和所述耗尽型PMOS的栅介质层；(e)刻蚀所述PMOS耗尽型有源区表面指定位置处的所述栅介质层，并向所述耗尽型PMOS有源区注入P型离子形成所述耗尽型PMOS的源漏区，刻蚀所述增强型NMOS有源区表面指定位置处的所述栅介质层，并对所述增强型NMOS有源区注入N型离子形成所述增强型NMOS的源漏区；(f)在所述耗尽型PMOS有源区表面且异于源漏区位置处淀积金属以形成耗尽型PMOS的金属栅极；在所述增强型NMOS有源区表面且异于源漏区位置处淀积高功函数的金属以形成增强型NMOS的金属栅极；以及(g)金属化处理，并光刻漏极引线、源极引线和栅极引线，最终形成应变SiGe CMOS集成器件。此外，本专利技术另一实施例提出的一种基于GOI的增强型NMOS形成的应变SiGeCMOS集成器件，由上述实施例的基于GOI的增强型NMOS形成的应变SiGe CMOS集成器件的制备方法制得。本专利技术具有如下优点:1.本专利技术制备的CMOS器件使用了相同的沟道材料，降低了集成电路的制造成本和工艺难度；2.本专利技术使用增强型NMOS来实现CMOS中NMOS的功能，使用磷原子的N型掺杂。从而避免了传统SiGe材料NMOS的硼原子的P型掺杂杂质激活率低的问题；3.本专利技术利用的沟道材料为应变SiGe材料，相对于传统Si材料载流子迀移率提高了数倍，从而提高了 CMOS器件的电流驱动与频率特性；4.由于本专利技术所提出的工艺方法与现有Si集成电路加工工艺兼容，因此，可以在不用追加任何资金和设备投入的情况下，制备出应变SiGe沟道CMOS器件与集成电路，可实现了国内集成电路加工能力的大幅提升。通过以下参考附图的详细说明，本专利技术的其它方面和特征变得明显。但是应当知道，该附图仅仅为解释的目的设计，而不是作为本专利技术的范围的限定，这是因为其应当参考附加的权利要求。还应当知道，除非另外指出，不必要依比例绘制附图，它们仅仅力图概念地说明此处描述的结构和流程。【附图说明】下面将结合附图，对本专利技术的【具体实施方式】进行详细的说明。图1为本专利技术实施例的一种基于GOI的增强型NMOS形成的应变SiGe CMOS集成器件的制备方法流程图；图2a_图2s为本专利技术实施例的一种基于GOI的增强型NMOS形成的应变SiGe CMOS集成器件的制备方法示意图；图3为本专利技术实施例的另一种基于GOI的增强型NMOS形成的应变SiGe CMOS集成器件的制备方法流程图；图4为本专利技术实施例的一种基于GOI的增强型NMOS形成的应变SiGe CMOS集成器件的器件结构示意图。【具体实施方式】为使本专利技术的上述目的、特征和优点能够更加明显易懂，下面结合附图对本专利技术的【具体实施方式】做详细的说明。实施例一请参加图1，图1为本专利技术实施例的一种基于GOI的增强型NMOS形成的应变SiGeCMOS集成器件的制备方法流程图，该制备方法包括如下步骤:(a)选取 GOI 衬底；(b)在所述GOI衬底上生长N型应变SiGe层，以形成增强型NMOS有源区和耗尽型PMOS有源区；(c)在所述增强型NMOS有源区和所述耗尽型PMOS有源区之间采用刻蚀工艺形成隔离沟槽；(d)在所述增强型NMOS有源区和所述耗尽型PMOS有源区表面分别形成所述增强型NMOS和所述耗尽型PMOS的栅介质层；(e)刻蚀所述PMOS耗尽型有源区表面指定位置处的所述栅介质层，并向所述耗尽型PMOS有源区注入P型离子形成所述耗尽型PMOS的源漏区，刻蚀所述增强型NMOS有源区表面指定位置处的所述栅介质层，并对所述增强型NMOS有源区注入N型离子形成所述增强型NMOS的源漏区；(f)在所述耗尽型PMOS有源区表面且异于源漏区位置处淀积金属以形成耗尽型PMOS的金属栅极；在所述增强型NMOS有源区表面且异于源漏区位置处淀积高功函数的金属以形成增强型NMOS的金属栅极；以及(g)金属化处理，并光刻漏极引线、源极引线和栅极引线，最终形成基于GOI的增强型NMOS形成的应变SiGe CMOS集成器件。具体地，在所述GOI衬底上生长N型应变SiGe层，包括:利用外延生长工艺在所述GOI衬底表面生长N型应变SiGe层。具体地，在步骤(b)之后，包括:在所述N型应变SiGe层表面生长N型Si层，以形成Si帽层。具体地，步骤(C)包括:(Cl)利用光刻工艺在所述增强型NMOS有源区和所述耗尽型PMOS有源区之间形成隔离区图形；(c2)利用刻蚀工艺，在所述隔离区图形所在位置刻蚀形成所述隔离沟槽；(c3)利用化学气相沉积工艺，采用氧化物填充所述隔离沟槽；(c4)利用化学气相沉积工艺，在所述氧化物表面生长氮化物形成保护层；(c5)利用化学机械抛光工艺去除所述氮化物且去除厚度等于所述氮化物的生长厚度，或者，利用化学机械抛光工艺去除所述氮化物和所述氧化物且保留所述隔离沟槽上方的部分所述氮化物；(c6)利用各向异性刻蚀工艺，有选择地刻蚀所述氧化物，以最终形成CMOS集成器件中所述增强型NMOS和所述耗尽型PMOS之间的隔离区。具体地，形成所述栅介质层的所述氧化本文档来自技高网...
【技术保护点】
一种基于GOI的增强型NMOS形成的应变SiGe CMOS集成器件的制备方法，其特征在于，包括步骤：(a)选取GOI衬底；(b)在所述GOI衬底上生长N型应变SiGe层，以形成增强型NMOS有源区和耗尽型PMOS有源区；(c)在所述增强型NMOS有源区和所述耗尽型PMOS有源区之间采用刻蚀工艺形成隔离沟槽；(d)在所述增强型NMOS有源区和所述耗尽型PMOS有源区表面分别形成所述增强型NMOS和所述耗尽型PMOS的栅介质层；(e)刻蚀所述PMOS耗尽型有源区表面指定位置处的所述栅介质层，并向所述耗尽型PMOS有源区注入P型离子形成所述耗尽型PMOS的源漏区，刻蚀所述增强型NMOS有源区表面指定位置处的所述栅介质层，并对所述增强型NMOS有源区注入N型离子形成所述增强型NMOS的源漏区；(f)在所述耗尽型PMOS有源区表面且异于源漏区位置处淀积金属以形成耗尽型PMOS的金属栅极；在所述增强型NMOS有源区表面且异于源漏区位置处淀积高功函数的金属以形成增强型NMOS的金属栅极；以及(g)金属化处理，并光刻漏极引线、源极引线和栅极引线，最终形成应变SiGe CMOS集成器件。
【技术特征摘要】
【专利技术属性】
技术研发人员：刘翔宇，胡辉勇，王斌，张鹤鸣，宋建军，宣荣喜，舒斌，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：陕西;61
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。