硅基低漏电流固支梁栅CMOS传输门及制备方法技术

本发明专利技术是一种硅基低漏电流固支梁栅CMOS传输门及制备方法，该传输门由固支梁栅NMOS管和固支梁栅PMOS管构成。该传输门的MOS管的制作在Si衬底上，其栅极是悬浮在栅氧化层上方的，形成固支梁结构。固支梁栅的下方设计有电极板。固支梁栅下拉电压设计为等于MOS管的阈值电压的绝对值。当在固支梁栅与电极板间的电压小于阈值电压的绝对值时，固支梁栅是悬浮在栅氧化层的上方，而只有在固支梁栅与电极板间的电压达到或大于阈值电压的绝对值时，固支梁栅才会下拉到贴在栅氧化层上，此时若输入端与输出端的电平值不同，则MOS管导通。本发明专利技术在工作中栅氧化层中的场强减小，所以减小了栅极漏电流，有效地降低了功耗。

【技术实现步骤摘要】

本专利技术提出了硅基低漏电流固支梁栅CMOS传输门，属于微电子机械系统的

技术介绍
随着电子器件的特征尺寸的不断缩小，特别是深亚微米工艺的出现以后，芯片的规模不断增大，内部集成的MOS管的数目是急剧增加。同时随着电子产品对芯片的处理速度的要求越来越高，芯片的时钟频率也越来越高。上亿的MOS管在很高的频率下工作，使得芯片的功耗问题变得显著。过高的功耗会使芯片过热，不仅会降低芯片的工作性能还会影响芯片的可靠性，缩短芯片的使用寿命。过高的功耗还会使各种移动便携式设备不得不面临电源续航及散热等问题。因此，集成电路过高的功耗对设备的散热性能及稳定性提出了更高的要求，各种移动便携式设备的续航能力也受到越来越大的挑战。所以，对于目前设计者来说，芯片的功耗问题是不得不考虑的重要问题。常见的MOS管器件的功耗有动态功耗和静态功耗。动态功耗是MOS管工作时交流信号产生；而静态功耗是漏电流造成的损耗。而对于漏电流主要有两种，一种是栅极电压带来的栅极漏电流，另一种时截止时源漏之间的漏电流。而目前对于MOS管器件的研宄多集中在对MOS管动态功耗的降低。对漏电流的降低的研宄很少。本专利技术即是基于Si工艺设计了一种具有极低的栅极漏电流的硅基低漏电流固支梁栅CMOS传输门。
技术实现思路
技术问题:本专利技术的目的是提供一种硅基低漏电流固支梁栅CMOS传输门及制备方法，在COMS传输门工作时，通常希望其在栅极的直流电流是为O。而实际上，由于传统MOS管的栅氧化层很薄，所以栅氧化层中的场强很大，通常会造成一定的直流漏电流。特别是在同一个CMOS传输门中，NMOS管和PMOS管的栅极所加的电压的极性是相反的，所以在两个栅极间就形成了直流回路。同时。在大规模集成电路中，这种漏电流的存在会增加传输门在工作的中的功耗。而这两种漏电流在本专利技术中得到有效的降低。技术方案:本专利技术的硅基低漏电流固支梁栅CMOS传输门由固支梁栅NMOS管和固支梁栅PMOS管构成，固支梁栅NMOS管和固支梁栅PMOS管并联在一起，该传输门中的MOS管是制作在P型Si衬底上，其引线都是利用多晶硅制作，对于传输门中的MOS管，其栅极是悬浮在栅氧化层上方的，形成固支梁结构，这种固支梁栅的锚区制作在栅氧化层上，固支梁栅下方设计有电极板，电极板的上方有栅氧化层的覆盖，固支梁栅NMOS管的电极板是接地，而固支梁栅PMOS管的电极板是接电源。固支梁栅NMOS管的阈值电压设计为正，固支梁栅PMOS管的阈值电压设计为负，固支梁栅NMOS管和固支梁栅PMOS管的阈值电压的绝对值设计为相等，固支梁栅的下拉电压设计为等于MOS管的阈值电压的绝对值，在工作中，固支梁栅NMOS管的固支梁栅与固支梁栅PMOS管的固支梁栅所加载的信号相反，当传输门开时，固支梁栅NMOS管的固支梁栅接高电平，其固支梁栅与其下方电极板的电压大于阈值电压的绝对值，所以固支梁栅下拉到栅氧化层上，而固支梁栅PMOS管的固支梁栅接低电平，其固支梁栅与其下方电极板的电压也大于阈值电压的绝对值，所以其固支梁栅也下拉到栅氧化层上，此时本专利技术的传输门与传统的CMOS传输门类似，只要输出和输入电平不同，两个MOS管便会导通，实现电平的传输，而当传输门关时，情况恰好相反，固支梁栅NMOS管的固支梁栅接低电平，固支梁栅PMOS管的固支梁栅接高电平，两个MOS管的固支梁栅悬浮，此时无论输入和输出是处于高电平还是低电平，两个MOS管都是截止的，所以不能传输电平值，从而实现了传输门的功能。当固支梁栅与电极板间的电压小于阈值电压的绝对值时，固支梁栅是悬浮在栅氧化层的上方，而只有在固支梁栅与电极板间的电压达到或大于阈值电压的绝对值时固支梁栅才会下拉到贴在栅氧化层上，此时若输入端与输出端的电平值不同，则MOS管导通，相比于传统的MOS管，本专利技术由于悬浮固支梁栅的设计，栅氧化层中的场强较小，因此直流漏电流大大减小，从而有效的降低了功耗。本专利技术的硅基低漏电流固支梁栅CMOS传输门的制备方法如下:I)准备P型Si衬底；2)初始氧化，生长S1Jl，作为掺杂的屏蔽层；3)光刻S1Jl，刻出N阱注入孔；4)N阱注入，在氮气环境下退火；退火完成后，在高温下进行杂质再分布，形成N阱；5)去除娃表面的全部氧化层；6)底氧生长。通过热氧化在平整的硅表面生长一层均匀的氧化层，作为缓冲层。7)沉积氮化硅，然后光刻和刻蚀氮化硅层，保留有源区的氮化硅，场区的氮化硅去除;8)场氧化。对硅片进行高温热氧化，在场区生长了所需的厚氧化层；9)去除氮化硅和底氧层，采用干法刻蚀技术将硅片表面的的氮化硅和底氧全部去除。10)在硅片上涂覆一层光刻胶，光刻和刻蚀光刻胶，去除需要制作固支梁电极板位置的光刻胶。然后淀积一层Al，去除光刻胶以及光刻胶上的Al，形成电极板；11)进行栅氧化。进行栅氧化，形成一层高质量的氧化层；12)利用CVD技术沉积多晶娃，光刻栅图形和多晶硅引线图形，通过干法刻蚀技术刻蚀多晶硅，保留固支梁的锚区位置的多晶硅。13)通过旋涂方式形成PMGI牺牲层，然后光刻牺牲层，仅保留固支梁栅下方的牺牲层；14)蒸发生长Al;15)涂覆光刻胶，保留固支梁栅上方的光刻胶；16)反刻Al，形成固支梁栅；17)涂覆光刻胶，光刻并刻蚀出硼的注入孔，注入硼，形成固支梁栅PMOS管的有源区；18)涂覆光刻胶，光刻并刻蚀出磷的注入孔，注入磷，形成固支梁栅NMOS管的有源区；19)制作通孔和引线；20)释放聚酰亚胺牺牲层:显影液浸泡，去除固支梁栅下的聚酰亚胺牺牲层，去离子水稍稍浸泡，无水乙醇脱水，常温下挥发，晾干，形成悬浮的固支梁栅。在本专利技术中，MOS管的栅极不是直接附在栅氧化层上的，而是悬浮在栅氧化层的上方，形成一个固支梁结构。本专利技术中，固支梁栅NMOS管的阈值电压设计为正，固支梁栅PMOS管的阈值电压设计为负，两个MOS管的阈值电压的绝对值设计为相同。而两个MOS管的固支梁栅的下拉电压设计为与MOS管的阈值电压的绝对值相等。在工作中，固支梁栅NMOS管的固支梁栅与固支梁栅PMOS管的固支梁栅所加载的信号相反。当传输门开时，固支梁栅NMOS管的固支梁栅接高电平，其固支梁栅与其下方电极板的电压大于阈值电压的绝对值，所以固支梁栅下拉到栅氧化层上，而固支梁栅PMOS管的固支梁栅接低电平，其固支梁栅与其下方电极板的电压也大于阈值电压的绝对值，所以其固支梁栅也下拉到栅氧化层上，此时本专利技术的传输门与传统的CMOS传输门类似，只要输出和输入电平不同，两个MOS管便会导通，实现电平的传输。而当传输门关时，情况恰好相反，固支梁栅NMOS管的固支梁栅接低电平，固支梁栅PMOS管的固支梁栅接高电平，两个MOS管的固支梁栅悬浮，此时无论输入和输出是处于高电平还是低电平，两个MOS管都是截止的，从而实现了传输门的功能。所以在本专利技术中的MOS管工作中，当栅极与电极板间的电压小于阈值电压的绝对值时，固支梁栅是悬浮在栅氧化层的上方，而只有在栅极与电极板间的电压达到或大于阈值电压的绝对值时，固支梁栅才会下拉到贴在栅氧化层上，此时若输入端与输出端的电平值不同，则MOS管导通。相比于传统的MOS管，本专利技术中的MOS管的固支梁栅只有MOS管导通时，才贴在栅氧化层上，而其他情况下都是悬浮的，所以栅氧化层中的场强较小，因此直本文档来自技高网...

【技术保护点】
一种硅基低漏电流固支梁栅CMOS传输门，其特征是该传输门由固支梁栅NMOS管(1)和固支梁栅PMOS管(2)构成，固支梁栅NMOS管(1)和固支梁栅PMOS管(2)并联在一起，该传输门中的MOS管是制作在P型Si衬底(3)上，其引线(4)都是利用多晶硅制作，对于传输门中的MOS管，其栅极是悬浮在栅氧化层(5)上方的，形成固支梁结构，这种固支梁栅(6)的锚区(7)制作在栅氧化层(5)上，固支梁栅(6)下方设计有电极板(8)，电极板(8)的上方有栅氧化层(5)的覆盖，固支梁栅NMOS管(1)的电极板(8)是接地，而固支梁栅PMOS管(2)的电极板(8)是接电源。

【技术特征摘要】

【专利技术属性】
技术研发人员：廖小平，王凯悦，
申请(专利权)人：东南大学，
类型：发明
国别省市：江苏;32