一种半导体器件及其制作方法技术

本发明专利技术公开了一种半导体器件及其制作方法，根据本发明专利技术的方法在形成高K介电层之后采用牺牲层以实现在NMOS区域和PMOS区域中分别形成金属栅极结构，同时，在功函数金属层和铝金属电极层之间添加形成阻挡层，以避免发生铝扩散，提高半导体器件的整体性能和提高半导体器件的良品率。

【技术实现步骤摘要】

本专利技术涉及半导体制造工艺,尤其涉及后高K/后金属栅极(high-K&gate last)技术，提出了一种新的在NMOS区域和PMOS区域中分别形成金属栅极结构的方法。
技术介绍
集成电路(IC)尤其是超大规模集成电路中的主要器件是金属氧化物半导体场效应晶体管(M0S)，随着半导体集成电路工业技术日益的成熟，超大规模的集成电路的迅速发展，具有更高性能和更强功能的集成电路要求更大的元件密度，而且各个部件、元件之间或各个元件自身的尺寸、大小和空间也需要进一步缩小。对于具有更先进的技术节点的CMOS而言，后高K/金属栅极(high-k and metal gate last)技术已经广泛地应用于CMOS器件中，以避免高温处理工艺对器件的损伤。同时，需要缩小CMOS器件栅极介电层的等效氧化层厚度(EOT),例如缩小至约1.lnm。在后高K (high-k last, HK last process)技术中，为了到达较小的EOT的厚度,采用化学氧化物界面层(chemical oxide IL)代替热栅氧化物层(thermal gate oxide)。在目前的后高K/后金属栅本文档来自技高网...

【技术保护点】
一种半导体器件的制作方法，包括：提供具有第一区域和第二区域的半导体衬底，所述第一区域包括虚拟栅极，所述第二区域包括虚拟栅极；去除所述第一区域中的虚拟栅极和所述第二区域中的虚拟栅极，以在所述第一区域中形成第一沟槽，在所述第二区域中形成第二沟槽；在所述半导体衬底上沉积形成高K介电层；在所述高K介电层上形成牺牲层，所述牺牲层填充所述第一沟槽和所述第二沟槽；去除位于所述层间介电层上的所述牺牲层；采用光刻工艺去除所述第一沟槽中的所述牺牲层；在所述半导体衬底上依次形成第一覆盖层、第一阻挡层、第一功函数金属层、第二阻挡层和第一金属电极层；去除位于所述层间介电层上的所述高Ｋ介电层、所述第一覆盖层、所述第一阻挡...

【技术特征摘要】

【专利技术属性】
技术研发人员：赵杰，李勇，宋伟基，张帅，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31